一种脉冲间隔编码的解码电路的制作方法
【专利摘要】通常的编码电路使用数字电路进行解码，这就要求数字电路的时钟具有足够高的频率。在芯片电路设计中，高的时钟频率就意味着较高的电路功耗。本发明公开了一种脉冲间隔编码的解码电路，利用模拟时钟采样电路，实现了无外输时钟的脉冲间隔编码的模拟电路解码方法。
【专利说明】—种脉冲间隔编码的解码电路
【技术领域】:
[0001 ] 本发明属于基本电路设计【技术领域】，涉及脉冲间隔编码(Pulse IntervalEncoding)的解码电路结构。
【背景技术】:
[0002]在射频识别领域，无源电子标签通过天线接收电磁场能量，给芯片电路供电。同时阅读器与无源电子标签之间通过影响电磁场能量实现数据的传输。按照IS018000-6C标准中，阅读器通过100% ASK调制传输数据。这就意味着当阅读器传输低电平时，阅读器不发射电磁场能量，而此时芯片电路的供电完全靠其之前存储的能量来实现。这就要求芯片的功耗越低，芯片的性能就越好。
[0003]通常的无源电子标签对脉冲间隔编码都使用数字电路实现。实现的原理即为通过更高频率的时钟信号对脉冲间隔编码进行采样，并进行计数处理。这就要求无源电子标签需要产生一个很高频率的内部时钟。而其余协议的处理完全不需要如此高频率的时钟信号，而是对该高频率的时钟信号进行分频使用，因此在常规的无源电子标签内部时钟树的功耗在整个芯片功耗中占很大一部分。
[0004]因此为了使无源电子标签的功耗更低，性能更好，设计人员需要找出一种不使用高频率时钟就可以实现对脉冲间隔编码进行解码的电路，从而减少无源电子标签内部时钟树的功耗。
【发明内容】
:
[0005]本发明涉及利用模拟时钟采样比较方法，将周期时间转换为电压信号，再通过对周期电压信号进行计数，并通过比较，实现对脉冲间隔编码的模拟解码。
[0006]图3为本发明的结构框架图，包含了四个功能模块:模拟量化电路，时序控制电路，数据存储电路，数字比较电路。
[0007]图4为模拟量化电路的示意图，该电路包含一个带电压清零开关Swl的电流源、电容充电电路，一个电压比较电路，一个计数控制电路。
[0008]在每个PIE编码的周期内，其工作方式如下描述:当PIE编码的上升沿到来时，由时序控制电路给Swl开关一个清零脉冲,之后电流源对电容开始充电，当电容电压Vcmp达到比较基准电压Vref时，电压比较电路输出高电平(即产生一个上升沿)，此时计数控制电路计一个数，同时给Swl产生一个清零脉冲。之后重复该过程直至该数据周期结束。
[0009]数字比较电路的工作方式如下描述，当每个数据周期结束时，接受来自模拟量化电路的计数值，并将该计数值与数据存储电路中的数值进行比较，当模拟量化电路的计数值大于数据存储电路中的数值时，输出高电平；当模拟量化电路的计数值小于数据存储电路中的数值时，输出低电平。
[0010]时序控制电路的工作方式如下描述，当PIE编码的每一个上升沿到来时，给模拟量化电路中的Swl开关提供一个清零脉冲。同时将模拟量化电路中的计数控制电路中的计数值输出至数字比较电路。
[0011 ] 当在PIE编码前导码RTcal周期时，在周期结束时，将模拟量化电路中的计数控制电路产生的计数值除以2，并将该值存储至数据存储电路中。并保存至该数据帧结束。此时数据存储电路存储的计数值对应RTcal周期的一半。
[0012]当在PIE编码前导码之后的数据传输周期时，在周期结束时，将模拟量化电路中的计数控制电路中的计数值输出至数字比较电路。并且将数字比较电路的比较结果输出，该比较结果即为解码结果。
【专利附图】
【附图说明】:
[0013]图1脉冲间隔编码符号
[0014]图2IS018000-6C数据同步编码说明
[0015]图3解码电路结构框图
[0016]图4模拟量化电路结构图
[0017]图5模拟量化电路时序图
【具体实施方式】:
[0018]本文以对IS018000-6C协议中定义的脉冲间隔编码规则进行解码来描述本发明的实施例，所属领域的技术人员将了解本发明的下列详细说明仅是说明性的，并且无意以任何方式限制。受益于此揭示内容的所属领域技术人员容易明了本发明的其它实施例。因此所有等同的技术方案也应该属于本发明的范畴由各权力要求限定。
[0019]图1为IS018000-6C协议中定义的脉冲间隔编码符号。数据_0的周期长度定义为Tari。数据-1的周期为数据-O周期的1.5至2倍。
[0020]图2为IS018000-6C协义中定义阅读器向标签发送数据的前同步码和帧同步码。由标准定义的阅读器向标签发送数据的同步码中可以知道在同步码中都包含R = > T校准周期(RTcal)，而该周期长度根据标准定义为数据-O和数据-1周期长度之和。将数据-O和数据-1分别与RTcal周期的一半进行比较可以将数据-O和数据-1分出来。
[0021]图3为本发明的实施方法整体结构框架图，该实施方案包含了(但不限于)四个功能模块:模拟量化电路，时序控制电路，数据存储电路，数字比较电路。
[0022]图4为模拟量化电路的实施方案示意图，该电路包含(但不限于)一个带电压清零开关Swl的电流源、电容充电电路，一个电压比较电路，一个计数控制电路。
[0023]图5为模拟量化电路的实施时序示意图，在每个PIE编码的周期内，其工作方式如下描述:当PIE编码的上升沿到来时，由时序控制电路给Swl开关一个清零脉冲，之后电流源对电容开始充电，当电容电压Vcmp达到比较基准电压Vref时，电压比较电路输出高电平(即产生一个上升沿)，此时计数控制电路计一个数，同时给Swl产生一个清零脉冲。之后重复该过程直至该数据周期结束。
[0024]数字比较电路的工作方式如下描述，当每个数据周期结束时，接受来自模拟量化电路的计数值，并将该计数值与数据存储电路中的数值进行比较，当模拟量化电路的计数值大于数据存储电路中的数值时，输出高电平；当模拟量化电路的计数值小于数据存储电路中的数值时，输出低电平。[0025]时序控制电路的工作方式如下描述，当PIE编码的每一个上升沿到来时，给模拟量化电路中的Swl开关提供一个清零脉冲。同时将模拟量化电路中的计数控制电路中的计数值输出至数字比较电路。
[0026]当在PIE编码前导码RTcal周期时，在周期结束时，将模拟量化电路中的计数控制电路产生的计数值除以2，并将该值存储至数据存储电路中。并保存至该数据帧结束。此时数据存储电路存储的计数值对应RTcal周期的一半。
[0027]当在PIE编码前导码之后的数据传输周期时，在周期结束时，将模拟量化电路中的计数控制电路中的计数值输出至数字比较电路。并且将数字比较电路的比较结果输出，该比较结果即为解码结果。
【权利要求】
1.一种脉冲间隔编码数据的解码电路，其特征在于包括时序控制电路、模拟量化电路、数据存储电路、数字比较电路，其中: 时序控制电路用于产生控制时序，使模拟量化电路、数据存储电路和数字比较电路协调工作； 模拟量化电路用于对数据周期进行模拟量化采样，将数据周期时间长度转换成计数值，并在数据周期结束时将计数值传送给数据比较电路和数据存储电路； 数据存储电路在脉冲间隔编码前导码周期结束时，对模拟量化电路输出的计数值的一半进行存储；或在脉冲间隔编码数据周期结束时，对脉冲间隔编码数据周期中模拟量化电路输出的计数值进行存储； 数字比较电路用于对模拟量化电路计数值与数据存储电路存储的计数值进行比较，从而解出数据为I或O。
2.如权利要求1所述的电路，其特征在于所述模拟量化电路在脉冲间隔编码前导码周期或脉冲间隔编码数据周期开始时使用模拟量化电路进行计数，将脉冲间隔编码数据周期时间转换为计数值。
3.如权利要求1或2所述的电路，其特征在于模拟量化电路包含一个带可清零的电流源、一个电容充电电路，一个电压比较电路，一个计数控制电路，其中: 当电流源向电容充电电路中的电容充电至电压比较电路的比较基准电压时，计数控制电路计数加I，同时对电容进行电压清零，之后电流源重新向电容充电，重复该过程直至该脉冲间隔编码数据周期或脉冲间隔编码前导码周期结束。
4.如权利要求3所述的电路，其特征在于在脉冲间隔编码数据周期或脉冲间隔编码前导码周期开始时，对模拟量化电路产生清零脉冲信号，使其重新开始计数。
5.如权利要求1所述的电路，其特征在于如果数字比较电路的计数值大于数据存储电路中存储数值，判断此位数据为I ;如果数字比较电路的计数值小于数据存储电路中存储数值，判断此位数据为O。
【文档编号】H03K21/00GK103679077SQ201210351412
【公开日】2014年3月26日 申请日期:2012年9月18日 优先权日:2012年9月18日
【发明者】胡毅, 沈红伟 申请人:北京中电华大电子设计有限责任公司