一种bch编码及解码电路的制作方法
【专利摘要】本实用新型涉及一种BCH编码及解码电路,包括：对输入信号进行编码的编码单元，用于对编码信号进行解码的解码单元，串行转并行模块；所述编码单元包括：与输入信号相连的编码输入存储器，与该编码输入存储器相连的BCH编码器，与该BCH编码器相连的编码输出存储器；所述编码输出存储器与串行转并行模块相连；所述解码单元包括：与所述串行转并行模块相连的BCH解码器，与该BCH解码器相连的解码输出存储器；分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型的控制器。本实用新型通过的编码、解码单元中的相应电路模块实现了BCH的编码和解码的功能，其具有结构简单、可靠性好、成本低的特点。
【专利说明】—种BCH编码及解码电路
【技术领域】
[0001]本实用新型涉及通信与信息系统领域，尤其是涉及一种BCH编码及解码电路。
【背景技术】
[0002]在各类控制系统中，为了及时发现和纠正控制信号传输过程中的错误，需将信号进行编码后方能传输。在各种编码方案中，由于BCH码能纠正多个错误，因而得到了广泛应用。其中(15 ,7) BCH码由于码字不长，且加上I位后刚好形成2字节的码长，特别适合单片机级的数据传输通信纠错。而目前国内在这一级别上的BCH码应用研究是较为匮乏的，如何设计一个性能良好的控制信号接收、发射系统，从而提高数据通信的有效性和可靠性是本领域的技术难题。
实用新型内容
[0003]本实用新型要解决的技术问题是提供一种结构简单，性能良好，传输数据可靠的BCH码的编码及解码电路。
[0004]为了解决上述技术问题，本实用新型提供了一种BCH编码及解码电路，包括:对输入信号进行编码的编码单元，用于对编码信号进行解码的解码单元，串行转并行模块；所述编码单元包括:与输入信号相连的编码输入存储器，与该编码输入存储器相连的BCH编码器，与该BCH编码器相连的编码输出存储器；所述编码输出存储器与串行转并行模块相连；所述解码单元包括:与所述串行转并行模块相连的BCH解码器，与该BCH解码器相连的解码输出存储器；分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型的控制器。
[0005]进一步，所述控制器包括:时序控制电路，与该时序控制电路相连的编码/解码驱动电路，该编码/解码驱动电路分别与所述BCH编码器、BCH解码器相连。
[0006]本实用新型的上述技术方案相比现有技术具有以下优点:本实用新型通过的编码、解码单元中的相应电路模块实现了 BCH的编码和解码的功能，其具有结构简单、可靠性好、成本低的特点；并且通过控制器进行码型选择，可配置为任意BCH码，控制灵活，简单。
【专利附图】
【附图说明】
[0007]为了使本实用新型的内容更容易被清楚的理解，下面根据的具体实施例并结合附图，对本实用新型作进一步详细的说明，其中
[0008]图1为本实用新型的编码解码电路结构框图。
【具体实施方式】
[0009]见图1, 一种BCH编码及解码电路，包括:对输入/[目号进行编码的编码单兀，用于对编码信号进行解码的解码单元，串行转并行模块；所述编码单元包括:与输入信号相连的编码输入存储器，与该编码输入存储器相连的BCH编码器，与该BCH编码器相连的编码输出存储器；所述编码输出存储器与串行转并行模块相连；所述解码单元包括:与所述串行转并行模块相连的BCH解码器，与该BCH解码器相连的解码输出存储器；分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型选择的控制器。
[0010]所述控制器包括:时序控制电路，与该时序控制电路相连的编码/解码驱动电路，该编码/解码驱动电路分别与所述BCH编码器、BCH解码器相连。
[0011]工作时，输入信号会串行输入至编码输入存储器，当编码输入存储器输入完成后，启动BCH编码器，同时所述控制器输出控制信号以控制该BCH编码器选择相应的BCH码型进行BCH编码，完成编码后，将编码数据串行输入到编码输出存储器中，待输入完毕后，将所述编码数据在串行输入到串行转并行模块中，进行串并行转换，把并行数据输入到BCH解码器中，控制器根据BCH编码类型选择相应的BCH解码类型进行BCH解码，待解码完毕后，输入至解码输出存储器中。
[0012]所述BCH编码器、BCH解码器可以采用EP4CE15F17C8N芯片来实现，所述编码输入存储器、编码输出存储器、解码输出存储器可以采用SDRAM来实现，例如MT48LC32M8A2P-75Micron SDRAM存储芯片；以及控制器中时序控制电路可以通过ADM1085AKSZ-REEL7时序控制芯片实现，编码/解码驱动电路为输出控制信号使BCH编码器或者解码器选择相应的BCH码型；所述串行转并行模块可以通过若干个74HC5%D或者SN74HC164N来实现。
[0013]所述控制器也可以通过单片机来实现。
[0014]显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而这些属于本实用新型的精神所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之中。
【权利要求】
1.一种BCH编码及解码电路，其特征在于包括:对输入信号进行编码的编码单元，用于对编码信号进行解码的解码单元，串行转并行模块； 所述编码单元包括:与输入信号相连的编码输入存储器，与该编码输入存储器相连的BCH编码器，与该BCH编码器相连的编码输出存储器； 所述编码输出存储器与串行转并行模块相连； 所述解码单元包括:与所述串行转并行模块相连的BCH解码器，与该BCH解码器相连的解码输出存储器； 分别与所述BCH编码器、BCH解码器相连的用于选择BCH码型的控制器。
2.根据权利要求1所述的BCH编码及解码电路，其特征在于，所述控制器包括:时序控制电路，与该时序控制电路相连的编码/解码驱动电路，该编码/解码驱动电路分别与所述BCH编码器、BCH解码器相连。
【文档编号】H03M13/15GK203596816SQ201320732782
【公开日】2014年5月14日 申请日期:2013年11月18日 优先权日:2013年11月18日
【发明者】李兆方, 周立新, 陆毅, 沈克强, 周霄翮, 王丰华, 沈琳, 潘瑜, 罗印升, 金磊, 刘勇, 范洪辉, 薛达新, 王骞, 杨强, 蒋陈铭 申请人:常州市武进广播电视信息网络有限责任公司, 江苏理工学院, 常州香传电子商务有限公司