基于曼彻斯特码的电力电子变流系统的通信控制构架的制作方法
【专利摘要】本发明属于电力电子变流系统通信控制领域，具体涉及一种基于曼彻斯特码的电力电子变流系统的通信控制构架。本发明采用具有自同步通信特性的曼彻斯特码作为通信平台，包括大功率变流器集中式控制构架及其并联组网，三相分布式链状和多相多电平模块化结构等分布式控制构架，以及直接将所述通信方式应用于诸如数字式IGBT驱动器等电力电子模块通信控制中。本发明具有自同步通信特性，实现方式简单，通信速率高，可靠性好，通信协议制定方便，满足大功率电力电子变流系统的通信控制及其他电力电子模块的通信应用要求。
【专利说明】基于曼彻斯特码的电力电子变流系统的通信控制构架
【技术领域】
[0001] 本发明属于电力电子变流系统通信控制领域，具体涉及电力电子变流系统中的一 种基于曼彻斯特编解码的串行同步通信控制构架。
【背景技术】
[0002] 随着电力电子变流系统功率等级的不断提高，系统智能化、可靠性、和可维护性要 求越来越苛刻。电力电子变流系统通信控制构架作为变流系统的控制中枢，对装置的稳定 可靠运行至关重要。目前，对于电力电子变流系统的控制构架而言，基本都采用以可编程控 制器为控制核心，基于串行光纤通信的集中式控制构架或分布式控制构架。其中，集中式控 制构架简单、可靠，适用于拓扑结构和硬件结构较为简单的中小功率的变流系统。但其大量 点对点的通信明显增加了控制器的故障率和维护难度；所采用的常规串行通信方式，通信 速率低、误码率高，不利于功率器件的状态信息的实时上传；复杂的通信控制及接口消耗了 控制器大量的时间和硬件资源，不利于发挥控制器的最优计算性能。分布式控制方式适合 拓扑结构和硬件结构呈现分布式特征的中大功率变流系统，控制系统的模块化、标准化和 智能化程度高。目前采用分布式控制构架的变流器主要有三相桥式变流器、Η桥级联型变 流器以及多相多电平模块化变流器。对于三相桥式变流器和Η桥级联型变流器拓扑结构， 采用以单相模块作为基本控制单元的分布式控制构架，每相控制器和主控制器通过单光纤 链状串行通信链路实现。由于分布式通信链路采用现有串行总线通信方式，通信速率大多 在2. 5Mbps以下，难以满足各相控制器和主控制器之间大量实时数据、命令的传输，控制系 统实时性不高，限制了此种控制构架的功率器件高开关频率的应用。加之各相功率单元多， 信号连接和时序控制复杂。对于多相多电平模块化变流器拓扑结构，所有模块节点通过单 光纤组成环型网络，节点间采用高速串行光纤通信方式。此种控制网络大量节点间的数据 和命令的接收、发送、传递造成较大的网络延时，控制系统同步处理复杂，通信协议和硬件 设计难度大，成本高，严重阻碍了分布式高速串行光纤环网控制方式在大功率变流系统中 的推广应用。总之，现有的电力电子变流系统所采用的基于常规串行光纤通信的通信控制 构架，要么通信速率较低，误码率高，不能满足数据传输要求及高开关频域应用；要么通信 控制复杂，难以得到推广应用。因此，考虑到电力电子变流系统复杂的电磁环境，智能化、高 可靠性和高通信速率要求，研制一种基于简洁、可靠、抗干扰能力强、传输速率高的串行同 步通信模式的控制构架，对于丰富电力电子变流系统通信控制，克服现有通信控制构架中 存在的难题，满足其他电力电子应用场合的通信要求具有重要作用。
[0003] 曼彻斯特码又称双相码，是一种自同步的编码方式。此编码方式将时钟信息编码 在数据流中，在传输数据信息的同时，也将编码时钟信息一起传输到接收端，为接收端实现 自同步解码提供充足的位定时信息。目前，曼彻斯特码被广泛应用在以太网局域网、石油勘 探测井等小功率场合，在电力电子系统领域还没有得到应用。基于曼彻斯特码的电力电子 变流系统的通信控制构架，利用曼彻斯特码自同步编解码的特性，能够在实现高速可靠通 信的条件下，省去复杂的通信控制处理，降低通信控制系统软硬件设计的复杂度，满足现有 的集中式、分布式变流器拓扑结构和其他电力电子模块通信应用条件，是值得探索的一种 通信控制构架。
【发明内容】
[0004] 针对上述技术问题，本发明提供了一种基于曼彻斯特码的电力电子变流系统的通 信控制构架，率先将曼彻斯特码应用于电力电子变流系统通信控制中，通信速率高，实现方 式简单，可靠性能好，满足绝大部分的电力电子变流系统通信控制和其他电力电子模块通 信应用要求。
[0005] 本发明提供了一种基于曼彻斯特码的电力电子变流系统的通信控制构架，包括上 位机控制器和功能控制器，功能控制器通过光纤与上位机控制器电连接，功能控制器通过 光纤与功率开关器件电连接，上位机控制器包括上位机和主控制器，上位机包括电连接的 应用管理控制模块和信号处理模块，应用管理控制模块实现人机交互；主控制器执行信号 处理、通信编解码以及执行相应的通信协议。上位机的光纤接口与主控制器的光纤接口电 连接。主控制器包括电连接的算法与信号处理模块和通信编解码模块，算法与信号处理模 块与光纤接口电连接，通信编解码模块与高速光纤收发模块电连接；功能控制器包括高速 光纤收发模块、光纤接口、PWM驱动信号模块、反馈信号模块、电连接的通信编解码模块和信 号处理模块组成控制功能为核心的高速高密度FPGA，所述高速光纤收发模块与通信编解码 模块和主控制器高速光纤收发模块电连接，信号处理模块的输出端与PWM驱动信号模块的 输入端连接，反馈信号模块的输出端与信号处理模块的输入端连接，PWM驱动信号模块的输 出端、反馈信号模块的输入端与光纤接口电连接，所述光纤接口与对应的功率开关器件电 连接。功能控制器通过光纤线与上位机连接，功能控制器通过光纤接口直接控制功率开关 器件。功能控制器和上位机控制器之间采用曼彻斯特码的通信方式，而不是传统的串行通 信方式。主控制器主要执行和上位机通信、闭环控制算法、以及和相控制器之间的数据命令 通信。功能控制器主要执行和主控制器进行数据通信，根据上位机的命令产生PWM控制脉 冲并对开关器件实施控制保护，接收功率开关器件上传的状态信息以及相应的信号处理。 FPGA主要实现通信数据的编解码以及大量的实时、逻辑信号处理，产生控制功率模块的逻 辑信号；高速光纤收发模块实现光纤数据的高速发送和接收；PWM驱动信号模块根据FPGA 的逻辑信号产生相应的开关控制脉冲信号；信号处理模块向光纤接口发送PWM驱动信号， 通过光纤使其传送至功率开关器件。光纤接口直接和IGBT模块通过光纤线连接，控制功率 模块的开关动作，光纤接口将接收到的功率开关器件的反馈信号经反馈信号模块处理后传 送至信号处理模块。
[0006] 所述功能控制器包括三相功能控制器，主控制器的高速光纤收发模块通过光纤分 别与A相功能控制器、B相功能控制器和C相功能控制器的高速光纤收发模块电连接，A相 功能控制器、B相功能控制器和C相功能控制器的光纤接口分别与对应的功率单元器件电 连接。主控制器和各相功能控制器之间采用基于曼彻斯特码的高速光纤串行通信。上位机， 主控制器，A、B、C三相从控制器形成主从式三相分布式链状通信控制构架。上位机包括光 纤接口、信号处理以及应用管理控制模块，主要执行上层控制命令及通信。主控制器包括光 纤接口，FPGA和DSP处理核心，高速光纤收发模块及其相应的外围电路。主控制器和上位 机之间通过光纤通信。主控制器主要执行数据命令的发送与接收、系统闭环控制算法的执 行。三相控制器均包括高速光纤收发模块，控制核心FPGA，PWM驱动信号模块，反馈信号模 块，光纤接口，以及相应的外围电路。A、B、C相控制器在功能上相同，负责各相功率模块单 元的控制及其通信。各相功能控制器主要执行接收主控制器发送的数据命令、PWM控制信 号的产生及开关管的控制保护以及功率器件状态信息的反馈上传。主控制器和三相控制器 之间采用高速光纤连接，实现基于曼彻斯特码的高速数据传输。
[0007] 所述功能控制器包括多相功能控制器，主控制器的高度光纤收发模块和各相功能 控制器的高速光纤收发模块通过光纤相互串联，主控制器和多相功能控制器相互配合通过 单光纤连接形成环形网络，各相功能控制器的光纤接口与对应功率模块单元相连接。主控 制器为所述环形网络的主节点，各相功能控制器为所述环形网络中的从节点，所有节点之 间的数据传输采用基于曼彻斯特码的高速串行光纤传输方式。上位机、主控制器和多相从 节点功能控制器形成多相多模块分布式环网通信控制构架。上位机包含应用管理控制模 块、信号处理模块及其光纤通信接口，主要实现顶层控制命令的执行。主控制器包括和上 位机直接通信的光纤接口，由算法与信号处理模块和通信编解码模块组成的控制核心FPGA 和DSP，高速光纤收发模块，及其相应的外围电路。从节点的各相功能控制器包括高速光纤 收发模块，控制核心FPGA，PWM驱动信号模块，反馈信号模块，光纤接口，以及相应的外围电 路。各从节点的各功能控制器在功能上相同，负责各模块功率单元的控制保护，以及完成环 网数据命令的传输。主节点通过光纤环网发送各从节点所需的控制数据和命令，并根据各 从节点反馈回来的节点功率模块的电气参数和状态信息，执行相应的闭环控制算法。各从 节点接收主节点的数据命令，执行本节点功率模块的控制保护，并上传本节点的状态信息 至环型网络中，同时转发主控制器发给下游从节点的数据命令以及上游节点上传的状态信 肩、。
[0008] 本发明提供了一种曼彻斯特码编解码方法，所述方法包括以下步骤：
[0009] a.将待编码数据输入通信编码模块，当待编码数据为"1"时，将其编码为"10";当 待编码数据为"〇"时，将其编码为"01"，利用两倍数据频率的发送时钟将编码数据逐位发 送至解码模块，同时为编码数据添加3bit "111"的同步帧头和3bit "000"的帧尾作为一 帧数据的起始和结束；
[0010] b.解码模块在接收到有效的串行编码码流时，利用5倍数据频率的高频计数时钟 对编码码流中各电平持续时间进行采样、计数，同步本地计数时钟和编码码流合成同步数 据，当同步数据的电平跳变时，复位计数器产生时钟复位脉冲；
[0011] c.当计数时钟计数到当前同步数据中高电平持续时间为3bit位宽时，认为识别 到同步帧头，并开始合成同步解码时钟；
[0012] d.复位计数器根据编码码流中的同步数据，利用计数时钟计数，当计数器计数同 步数据当前电平持续时间为lbit位宽时保留同步数据当前跳变沿为有效跳变沿；当计数 同步数据当前电平持续时间为2bit位宽时，保留同步数据当前跳变沿为有效跳变沿；
[0013] e.当同步数据的有效跳变沿对应的复位脉冲产生下降沿的时刻，同步解码时钟产 生上升沿；
[0014] f.利用合成的同步解码时钟的上升沿采样同步数据的反码，当同步解码时钟信号 产生上升沿时，解码数据输出该时刻对应的同步数据反码信号，并最终将解码数据输出。
[0015] 上述编解码过程中数据传输的位速率为FPGA处理速率的五分之一。
[0016] 所述基于曼彻斯特码的电力电子变流系统的通信控制构架中，由通信编解码模块 和信号处理模块组成的FPGA采用曼彻斯特编解码方法，所述主控制器和底层各相功能控 制器的FPGA之间采用基于曼彻斯特编解码方法的高速光纤串行通信。
[0017] 本发明具有自同步通信特性。该通信构架利用曼彻斯特码的自同步编解码特性， 数据接收端充分利用串行数据流中的位同步信息，实现每位数据的同步接收，有效的消除 了单光纤串行数据传输中因数据收发双方频差、传输延时或传输数据出现连续的"1"或 "0"时带来的传输错误。本发明通信速率高。高密度高速FPGA的使用为构架实现高速通信 奠定了基础。目前，FPGA的处理速度高达几百兆赫兹，基于FPGA编程实现的曼彻斯特编解 码，数据的通信位速率为FPGA处理速率的五分之一，可以达到几十兆位每秒，且通信速率 可以灵活调整。如当FPGA的最高处理速度为100MHz时，数据通信位速率可以达到20Mbps， 能够满足大部分变流系统的通信控制以及其他电力电子模块通信应用要求。本发明简单， 可实现性好。基于曼彻斯特码的串行数据传输通信控制构架，只需要通过FPGA编程即可实 现单光纤自同步数据通信，省去了传统的通信控制芯片和高速光纤通信网络中使用的专用 同步芯片，降低了时钟同步处理的编程复杂度，简化了系统的软硬件设计。本发明的应用范 围广。该通信控制构架旨在提供一种简洁、可靠、高速的数据传输平台。基于此平台，针对 不同的控制对象和通信要求通过制定不同的通信协议，满足多样性的应用要求。此通信控 制构架可以方便的应用在集中式控制方式、分布式控制方式以及两种方式的组合控制中， 也可以应用在硬件空间资源要求严格的数字式IGBT驱动器等电力电子模块中。本发明的 抗干扰能力强，可靠性高。该通信控制构架充分利用了曼彻斯特码的自同步通信特性，编码 数据以双向码的形式在信道中传输，码流功率谱中不包含直流分量，具有较好的抗干扰性 能。加上光纤通信的优点，保证了在电力电子系统强电磁干扰环境下的数据传输的高可靠 性。本发明的通信协议制定方便。该通信控制构架利用曼彻斯特码的不会出现连续超过3 位码流位宽的电平特性，可以方便的设定以3位码流位宽的高、低电平作为数据帧的帧头 和帧尾，以提高数据传输的有效性。
【专利附图】
【附图说明】
[0018] 图1为基于曼彻斯特码的大功率变流器集中式通信控制构架示意图；
[0019] 图2为基于曼彻斯特码的三相变流器分布式通信控制构架示意图；
[0020] 图3为基于曼彻斯特码的模块化变流器分布式环网通信控制构架示意图；
[0021] 图4为本发明构架中所使用的曼彻斯特编解码的FPGA实现流程图；
【具体实施方式】
[0022] 下面结合说明书附图和具体实施例对本发明作进一步说明。
[0023] 本发明提供一种基于曼彻斯特码的电力电子变流系统的通信控制构架，包括上位 机控制器和功能控制器，功能控制器通过光纤与上位机控制器电连接，功能控制器通过光 纤与功率开关器件电连接，上位机控制器包括上位机和主控制器，上位机包括电连接的应 用管理控制模块和信号处理模块，上位机的光纤接口与主控制器的光纤接口电连接，主控 制器包括电连接的算法与信号处理模块和通信编解码模块，算法与信号处理模块与光纤接 口电连接，通信编解码模块与高速光纤收发模块电连接；功能控制器包括高速光纤收发模 块、光纤接口、PWM驱动信号模块、反馈信号模块、电连接的通信编解码模块和信号处理模 块组成控制功能为核心的高速高密度FPGA，所述高速光纤收发模块与通信编解码模块和主 控制器高速光纤收发模块电连接，信号处理模块的输出端与PWM驱动信号模块的输入端连 接，反馈信号模块的输出端与信号处理模块的输入端连接，PWM驱动信号模块的输出端、反 馈信号模块的输入端与光纤接口电连接，所述光纤接口与对应的功率开关器件电连接。功 能控制器通过光纤线与上位机连接，功能控制器通过光纤接口直接控制功率开关器件。功 能控制器和上位机控制器之间采用曼彻斯特码的通信方式，而不是传统的串行通信方式。 主控制器主要执行和上位机通信、闭环控制算法、以及和相控制器之间的数据命令通信。功 能控制器主要执行和主控制器进行数据通信，根据上位机的命令产生PWM控制脉冲并对开 关器件实施控制保护，接收功率开关器件上传的状态信息以及相应的信号处理。FPGA主要 实现通信数据的编解码以及大量的实时、逻辑信号处理，产生控制功率模块的逻辑信号；高 速光纤收发模块实现光纤数据的高速发送和接收；PWM驱动信号模块根据FPGA的逻辑信号 产生相应的开关控制脉冲信号；信号处理模块向光纤接口发送PWM驱动信号，通过光纤使 其传送至功率开关器件。光纤接口直接和IGBT模块通过光纤线连接，控制功率模块的开关 动作，光纤接口将接收到的功率开关器件的反馈信号经反馈信号模块处理后传送至信号处 理模块。
[0024] 上述技术方案中，功能控制器包括三相功能控制器，主控制器的高速光纤收发模 块通过光纤分别与A相功能控制器、B相功能控制器和C相功能控制器的高速光纤收发模 块电连接，A相功能控制器、B相功能控制器和C相功能控制器的光纤接口分别与对应的功 率单兀器件电连接。
[0025] 上述技术方案中，功能控制器包括多相功能控制器，主控制器的高度光纤收发模 块和各相功能控制器的高速光纤收发模块通过光纤相互串联，住控制器和多相功能控制器 相互配合形成环型网络，各相功能控制器的光纤接口与对应功率模块单元相连接。功率模 块单元由对应的功率单元器件组成。
[0026] 如图1所示，本发明底层功能控制器中的FPGA和上位机控制器之间采用曼彻斯特 码的通信方式，而不是传统的串行通信方式。主控制器接收上位机发出的命令并向其传送 反馈信息。主控制器接收到上位机发出的命令后，利用信号处理模块和通信编解码模块将 命令数据转换为曼彻斯特码并通过高速光纤收发模块传送至底层功能控制器的FPGA。功 能控制器的信号处理模块和通信编解码模块将所述曼彻斯特码转换上机位发出的命令信 息。功能控制器主要执行和上位机控制器进行数据通信。功能控制器根据上位机的命令产 生PWM驱动信号通过光纤接口传送至功率开关器件，对开关器件实施控制保护；同时接收 功率开关器件上传的状态信息通过反馈数据模块处理后传送至信号处理模块。功能控制器 的信号处理模块和通信编解码模块将所述状态信息转换为曼彻斯特码后通过高速光纤收 发模块传送至主控制器。主控制器利用信号处理模块和通信编解码模块将接收到的曼彻斯 特码码流转换为反馈数据并传送至上位机。集中式控制构架还包括采用集中式控制的变频 器并联构架，并联变频器之间的通信也采用曼彻斯特码的通信方式，保证并联构架之间简 单高效的通信控制。
[0027] 基于曼彻斯特码的三相分布式链状通信控制构架如图2所示，主要针对三相桥式 和Η桥级联结构的大功率变流器应用，包括上位机、主控制器和三个相功能控制器。主控制 器主要执行和上位机通信、闭环控制算法、以及和相控制器之间的数据命令通信。相功能控 制器主要执行接收主控制器发送的数据命令、PWM控制信号的产生及开关管的控制保护以 及功率器件状态信息的反馈上传。上位机，主控制器，A、B、C三相从控制器形成主从式三相 分布式链状通信控制构架。上位机包括光纤接口、信号处理以及应用管理控制模块，主要执 行上层控制命令及通信。主控制器包括光纤接口，由算法与信号处理模块和通信编解码模 块组成的控制核心FPGA和DSP，高速光纤收发模块及其相应的外围电路。主控制器和上位 机之间通过光纤通信。主控制器主要执行数据命令的发送与接收、系统闭环控制算法的执 行。三相控制器均包括高速光纤收发模块，控制核心FPGA，PWM驱动信号模块，反馈信号模 块，光纤接口，以及相应的外围电路。A、B、C相控制器在功能上相同，负责各相功率模块单 元的控制及其通信。各相功能控制器主要执行接收主控制器发送的数据命令、PWM控制信 号的产生及开关管的控制保护以及功率器件状态信息的反馈上传。主控制器和三相控制器 之间采用高速光纤连接，实现基于曼彻斯特码的高速数据传输。
[0028] 基于曼彻斯特码的多相多电平模块化分布式环网通信控制构架如图3所示，主控 制器为所述环形网络的主节点，各相功能控制器为所述环形网络中的从节点，所有节点之 间的数据传输采用基于曼彻斯特码的高速串行光纤传输方式。上位机执行整个系统的应用 管理控制。上位机、主控制器和多相从节点的功能控制器通过单光纤连接形成多相多模块 分布式环网通信控制构架，所有节点之间的数据传输采用基于曼彻斯特码的高速串行光纤 传输方式。主节点通过光纤环网发送各从节点所需的控制数据和命令，并根据各从节点反 馈回来的节点功率模块的电气参数和状态信息，执行相应的闭环控制算法。各从节点接收 主节点的数据命令，执行本节点功率模块的控制保护，并上传本节点的状态信息至环型网 络中，同时转发主控制器发给下游从节点的数据命令以及上游节点上传的状态信息。上位 机包含应用管理控制模块、信号处理模块及其光纤通信接口，主要实现顶层控制命令的执 行。主控制器包括和上位机直接通信的光纤接口，由算法与信号处理模块和通信编解码模 块组成的控制核心FPGA和DSP，高速光纤收发模块，及其相应的外围电路。从节点的各相功 能控制器包括高速光纤收发模块，控制核心FPGA，PWM驱动信号模块，反馈信号模块，光纤 接口，以及相应的外围电路。各从节点的各功能控制器在功能上相同，负责各模块功率单元 的控制保护，以及完成环网数据命令的传输。
[0029] 本发明提供了一种曼彻斯特码编解码方法，包括以下步骤：
[0030] a.将待编码数据输入通信编码模块，当待编码数据为"1"时，将其编码为"10";当 待编码数据为"〇"时，将其编码为"01"，利用两倍数据频率的发送时钟将编码数据逐位发 送至解码模块，同时为编码数据添加3bit "111"的同步帧头和3bit "000"的帧尾作为一 帧数据的起始和结束；
[0031] b.解码模块在接收到有效的串行编码码流时，利用5倍数据频率的高频计数时钟 对编码码流中各电平持续时间进行采样、计数，同步本地计数时钟和编码码流合成同步数 据，当同步数据的电平跳变时，复位计数器产生时钟复位脉冲；
[0032] c.当计数时钟计数到当前同步数据中高电平持续时间为3bit位宽时，认为识别 到同步帧头，并开始合成同步解码时钟；
[0033] d.复位计数器根据编码码流中的同步数据，利用计数时钟计数，当计数器计数同 步数据当前电平持续时间为lbit位宽时，保留同步数据当前跳变沿为有效跳变沿；当计数 同步数据当前电平持续时间为2bit位宽时，保留同步数据当前跳变沿为有效跳变沿； [0034] e.当同步数据的有效跳变沿对应的复位脉冲产生下降沿的时刻，同步解码时钟产 生上升沿；
[0035] f.利用合成的同步解码时钟的上升沿采样同步数据的反码，当同步解码时钟信号 产生上升沿时，解码数据输出该时刻对应的同步数据反码信号，并最终将解码数据输出。
[0036] 上述编解码过程中数据传输的位速率为FPGA处理速率的五分之一。
[0037] 本发明中由通信编解码模块和信号处理模块组成的FPGA采用曼彻斯特编解码方 法，所述主控制器和底层各相功能控制器的FPGA之间采用基于曼彻斯特编解码方法的高 速光纤串行通信。
[0038] 所述的控制构架中，基于曼彻斯特码的通信方式都采用FPGA编程实现的以曼彻 斯特码为传输媒质的单光纤高速串行同步通信。利用FPGA软件编程实现曼彻斯特码的通 信编解码模块。数据发送端将待发送数据通过编解码模块进行曼彻斯特编码发送，接收端 在接收到串行编码数据流后，通过通信编解码模块自同步解码得到通信数据命令，保证数 据传输的简洁性、可靠性和较好的容错性。所述的高速曼彻斯特编解码的FPGA实现包括曼 彻斯特编码和解码两部分，如图4所示。发送端将待发送的原始数据分别转换成曼彻斯特 码，并利用两倍数据频率的发送时钟将编码数据逐位进行发送。编码码流通过光纤在高速 光纤收发模块之间进行传送。接收端在接收到有效串行码流时，利用5倍数据频率的高频 计数时钟对码流中各电平持续时间进行采样、计数，同步本地计数时钟和串行码流，识别出 同步帧头，并利用码流中的位同步信息合成同步解码时钟，最终采样输出解码数据。
[0039] 除上述实例外，本发明还可以有其它通信控制构架及相应的曼彻斯特编解码的 FPGA实现形式，凡采用等同替换或等效变换形成的方案，均落在本专利要求的保护范围内。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范 围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则 本发明也意图包含这些改动和变型在内。本说明书中未作详细描述的内容属于本领域专业 技术人员公知的现有技术。
【权利要求】
1. 一种基于曼彻斯特码的电力电子变流系统的通信控制构架，包括上位机控制器和功 能控制器，功能控制器通过光纤与上位机控制器电连接，功能控制器通过光纤与功率开关 器件电连接，其特征在于上位机控制器包括上位机和主控制器，上位机包括电连接的应用 管理控制模块和信号处理模块，上位机的光纤接口与主控制器的光纤接口电连接，主控制 器包括电连接的算法与信号处理模块和通信编解码模块，算法与信号处理模块与光纤接口 电连接，通信编解码模块与高速光纤收发模块电连接；功能控制器包括高速光纤收发模块、 光纤接口、PWM驱动信号模块、反馈信号模块、电连接的通信编解码模块和信号处理模块组 成控制功能为核心的高速高密度FPGA，所述高速光纤收发模块与通信编解码模块和主控制 器高速光纤收发模块电连接，信号处理模块的输出端与PWM驱动信号模块的输入端连接， 反馈信号模块的输出端与信号处理模块的输入端连接，PWM驱动信号模块的输出端、反馈信 号模块的输入端与光纤接口电连接，所述光纤接口与对应的功率开关器件电连接。
2. 根据权利要求1所述的基于曼彻斯特码的电力电子变流系统的通信控制构架，其特 征在于功能控制器包括三相功能控制器，主控制器的高速光纤收发模块通过光纤分别与A 相功能控制器、B相功能控制器和C相功能控制器的高速光纤收发模块电连接，A相功能控 制器、B相功能控制器和C相功能控制器的光纤接口分别与对应的功率单元器件电连接。
3. 根据权利要求1所述的基于曼彻斯特码的电力电子变流系统的通信控制构架，其特 征在于功能控制器包括多相功能控制器，主控制器的高度光纤收发模块和各相功能控制器 的高速光纤收发模块通过光纤相互串联，主控制器和多相功能控制器相互配合形成环型网 络，各相功能控制器的光纤接口与对应功率模块单元相连接。
4. 一种曼彻斯特码编解码方法，其特征在于所述方法包括以下步骤： a. 将待编码数据输入通信编码模块，当待编码数据为"1"时，将其编码为"10"；当待 编码数据为"〇"时，将其编码为"01"，利用两倍数据频率的发送时钟将编码数据逐位发送 至解码模块，同时为编码数据添加3bit "111"的同步帧头和3bit "000"的帧尾作为一帧 数据的起始和结束； b. 解码模块在接收到有效的串行编码码流时，利用5倍数据频率的高频计数时钟对编 码码流中各电平持续时间进行采样、计数，同步本地计数时钟和编码码流合成同步数据，当 同步数据的电平跳变时，复位计数器产生时钟复位脉冲； c. 当计数时钟计数到当前同步数据中高电平持续时间为3bit位宽时，认为识别到同 步帧头，并开始合成同步解码时钟； d. 复位计数器根据编码码流中的同步数据，利用计数时钟计数，当计数器计数同步数 据当前电平持续时间为lbit位宽时，保留同步数据当前跳变沿为有效跳变沿；当计数同步 数据当前电平持续时间为2bit位宽时，保留同步数据当前跳变沿为有效跳变沿； e. 当同步数据的有效跳变沿对应的复位脉冲产生下降沿的时刻，同步解码时钟产生上 升沿； f. 利用合成的同步解码时钟的上升沿采样同步数据的反码，当同步解码时钟信号产生 上升沿时，解码数据输出该时刻对应的同步数据反码信号，并最终将解码数据输出。
5. 根据权利要求4所述的曼彻斯特码编解码方法，其特征在于编解码过程中数据传输 的位速率为FPGA处理速率的五分之一。
6. 根据权利要求1-3所述的基于曼彻斯特码的电力电子变流系统的通信控制构架，其 特征在于由通信编解码模块和信号处理模块组成的FPGA采用曼彻斯特编解码方法，所述 主控制器和底层各相功能控制器的FPGA之间采用基于曼彻斯特编解码方法的高速光纤串 行通信。
【文档编号】H04L29/08GK104158853SQ201410352927
【公开日】2014年11月19日 申请日期:2014年7月23日 优先权日:2014年7月23日
【发明者】孙驰, 任强, 陈玉林, 艾胜, 胡亮灯, 陈德鹏 申请人:中国人民解放军海军工程大学