基于vpx总线的网络和srio数据交换板及控制方法
【专利摘要】本发明涉及雷达信号处理及相关【技术领域】，尤其涉及了一种基于VPX总线的网络和SRIO数据交换板及控制方法。本发明公开了一种基于VPX总线的网络和SRIO数据交换板及控制方法，包括电源模块、FPGA控制模块、第一SRIO交换模块、第二SRIO交换模块、网络交换模块、网络接口模块、FLASH模块、调试串口模块、FPGA调试口以及LED灯显示模块，解决了目前信号处理系统数据传输方式不灵活、不支持系统可重构功能的问题，采用SRIO和网络交换芯片，支持12路SGMII网络和10路SRIO端口交换，可根据不同的应用需求，配置为X4或X1的SRIO交换端口，该数据交换板具有集成度高、端口丰富和交换实时的特点。
【专利说明】基于VPX总线的网络和SR1数据交换板及控制方法
【技术领域】
[0001]本发明涉及雷达信号处理及相关【技术领域】，尤其涉及了一种基于VPX总线的网络和SR1数据交换板及控制方法。
【背景技术】
[0002]在雷达信号处理系统中，多个信号处理板之间需要频繁交换数据。目前，对于大数据量传输，大多数信号处理系统通过外接光纤或背板互联来传输数据，但是这两种连接方式都不够灵活，同一种背板无法满足多个信号处理系统的连接拓扑需求，系统不支持可重构。而对于小数据量传输，则通过网络交换机传输，但是这种方式需要增加额外的设备，且外接网线过多。
【发明内容】
[0003]针对现有技术存在的不足，本发明的目的就在于提供了一种基于VPX总线的网络和SR1数据交换板及控制方法，解决了目前信号处理系统数据传输方式不灵活、不支持系统可重构功能的问题，采用SR1和网络交换芯片，支持12路SGMII网络和10路SR1端口交换，可根据不同的应用需求，配置为X4或Xl的SR1交换端口，该数据交换板具有集成度高、端口丰富和交换实时的特点。
[0004]为了实现上述目的，本发明采用的技术方案是这样的:一种基于VPX总线的网络和SR1数据交换板，包括电源模块、FPGA控制模块、第一 SR1交换模块、第二 SR1交换模块、网络交换模块、网络接口模块、FLASH模块、调试串口模块、FPGA调试口以及LED灯显示模块，所述电源模块提供电源；所述FPGA控制模块通过I路X4的SR1与第一 SR1交换模块相连，枚举并配置路由表；所述第二 SR1交换模块通过2路X4的SR1与第一 SR1交换模块相连；所述网络交换模块与网络接口模块通过SGMII相连，且网络交换模块与FPGA控制模块通过离散信号相连接并配置工作模式；所述FLASH模块、调试串口模块、FPGA调试口、LED灯显示模块均与FPGA控制模块相连；所述网络交换模块的12路SGMII网络、第一SR1交换模块的5路SR1信号、第二 SR1交换模块的5路SR1信号均与VPX总线插座相连，用于系统互联。
[0005]作为一种优选方案，所述FPGA控制模块包括一片FPGA芯片、两片配置芯片和IGB的DDR3 SDRAM,所述FPGA芯片分别与两片配置芯片和IGB的DDR3 SDRAM相连；所述FPGA芯片的型号为XC5VFX110T、配置芯片的型号为XCF32P ;所述FPGA芯片内嵌PPC440 IP核。
[0006]FPGA芯片内嵌PPC440 IP核，作为主控制模块，实现网络交换模块、第一 SR1交换模块、第二 SR1交换模块的模式配置，枚举所有SR1端口，配置第一 SR1交换模块、第二SR1交换模块的路由表。
[0007]作为一种优选方案，所述第一 SR1交换模块、第二 SR1交换模块的SR1交换芯片均采用Tsi578芯片；所述Tsi578芯片内部路由表由FPGA芯片完成配置，根据路由表实时交换SR1数据包。
[0008]作为一种优选方案，所述网络交换模块的网络交换芯片采用BCM5396芯片；所述BCM5396芯片提供12路SGMII千兆以太网。
[0009]作为一种优选方案，所述网络接口模块的网络接口芯片采用88E1111芯片；所述88E1111和网络交换模块相连，工作在SGMII到COPPER模式，为数据交换板提供千兆调试网□。
[0010]作为一种优选方案，所述FLASH模块的FLASH芯片采用S29GL01GP芯片；所述S29GL01GP芯片内存储数据交换板的配置参数,每次上电前读取配置，断电时存储配置参数。
[0011]作为一种优选方案，所述调试串口模块的串口芯片采用MAX3380芯片。
[0012]一种基于VPX总线的网络和SR1数据交换板的控制方法，包括如下步骤:
(1)加载FPGA芯片逻辑部分配置文件.bit文件；
(2)为FPGA芯片中内嵌的IP加载并启动VxWorks操作系统；
(3)FPGA芯片配置数据交换板上各芯片的工作模式，该工作模式包括网络交换模块的主从模式、链路接口方式，第一 SR1交换模块与第二 SR1交换模块的链路绑定和速率配置、各端口广播和组播设置；
(4)枚举所有的SR1节点；
(5)配置路由表。
[0013]与现有技术相比，本发明的有益效果:
1.第一SR1交换模块、第二 SR1交换模块的SR1交换芯片最多可提供10路X4 SR1交换接口 ；
2.可以根据不同的应用场景，灵活配置为X4或Xl的SR1交换端口，同时SR1链路速率支持1.25Gbps、2.5Gbps或3.125Gbps，支持SR1的组播、广播功能，支持重枚举；
3.网络交换模块中的网络交换芯片，最多提供12路SGMII交换接口，支持网络自协商；
4.FPGA芯片内嵌的PPC440是主控模块，实现SR1节点枚举和路由表的配置，并监控板子工作状态。
【专利附图】
【附图说明】
[0014]图1为本发明的电路原理框图；
图2为本发明的工作流程图。
【具体实施方式】
[0015]以下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述【具体实施方式】仅用于说明本发明而不用于限制本发明的范围。
[0016]实施例:
如图1所示，一种基于VPX总线的网络和SR1数据交换板，包括电源模块、FPGA控制模块、第一 SR1交换模块、第二 SR1交换模块、网络交换模块、网络接口模块、FLASH模块、调试串口模块、FPGA调试口以及LED灯显示模块，所述电源模块提供电源；所述FPGA控制模块通过I路X4的SR1与第一 SR1交换模块相连，枚举并配置路由表；所述第二 SR1交换模块通过2路X4的SR1与第一 SR1交换模块相连；所述网络交换模块与网络接口模块通过SGMII相连，且网络交换模块与FPGA控制模块通过离散信号相连接并配置工作模式；所述FLASH模块、调试串口模块、FPGA调试口、LED灯显示模块均与FPGA控制模块相连；所述网络交换模块的12路SGMII网络、第一 SR1交换模块的5路SR1信号、第二 SR1交换模块的5路SR1信号均与VPX总线插座相连，用于系统互联。
[0017]所述FPGA控制模块包括一片FPGA芯片、两片配置芯片和IGB的DDR3 SDRAM,所述FPGA芯片分别与两片配置芯片和IGB的DDR3 SDRAM相连；所述FPGA芯片的型号为XC5VFX110T、配置芯片的型号为XCF32P ;所述FPGA芯片内嵌PPC440 IP核。其中第一 SR1交换模块、第二 SR1交换模块的SR1交换芯片均采用Tsi578芯片，网络交换模块的网络交换芯片采用BCM5396芯片，网络接口模块的网络接口芯片采用88E1111芯片，FLASH模块的FLASH芯片采用S29GL01GP芯片，调试串口模块的串口芯片采用MAX3380芯片。具体实施时，FPGA芯片内嵌PPC440 IP核，FPGA芯片外接了 IGB的DDR3，数据交换板上电后VxWorks操作系统和应用程序在DDR3中运行；其中FPGA配置芯片XCF32P中固化的文件包括FPGA配置文件(.bit文件)、VxWorks操作系统和电路板应用程序；FPGA芯片和第一 SR1交换模块的Tsi578芯片之间通过I路X4的SR1连接，使用Rapid 1 IP核，用户接口包括Initial/Target接口、消息(message)接口、维护(maintenance)接口，用于枚举所有的SR1节点，并配置SR1交换路由算法；FPGA芯片内部有监控模块，包含一个双通道IMSPS 12 Bit的A/D变换器和一组片上传感器，A/D变换器可以测量片内电源、外部电源和温度等参数。FPGA芯片还外接128MB的FLASH模块，FLASH芯片内存储数据交换板的配置参数，每次上电前读取配置，断电时刷新配置参数；FPGA芯片控制LED灯显示模块的状态信息；第一 SR1交换模块、第二 SR1交换模块的SR1交换芯片Tsi578最多可提供10路X4 SR1交换接口，芯片之间有两路X4的SR1连接，可以根据不同的应用场景，灵活配置为X4或Xl的SR1交换端口，SR1链路速率支持1.25Gbps、2.5Gbps或3.125Gbps ;支持SR1的组播、广播功能，支持重枚举。网络交换芯片BCM5396，最多提供12路SGMII交换接口，支持网络自协商；网络接口芯片88E1111也和网络交换芯片相连，工作在SGMII到COPPER模式，为数据交换板提供千兆调试网口。同时调试串口插座的型号为J30J-9TJW7P7-J，串口芯片选用MAX3380，串口速率为9600bps。
[0018]如图2所示，一种基于VPX总线的网络和SR1数据交换板的控制方法，将FPGA芯片的工作软件固化到FPGA配置芯片中，包括如下步骤:
(1)加载FPGA芯片逻辑部分配置文件.bit文件；
(2)为FPGA芯片中内嵌的IP加载并启动VxWorks操作系统；
(3)FPGA芯片配置数据交换板上各芯片的工作模式，该工作模式包括网络交换模块的主从模式、链路接口方式，第一 SR1交换模块与第二 SR1交换模块的链路绑定和速率配置、各端口广播和组播设置；
(4)枚举所有的SR1节点；
(5)配置路由表。
[0019]以上实施例中提及的芯片型号仅仅是一种可以实现的示例，不应作为本发明的限制，本领域内技术人员可以根据需要采用其他同类型芯片进行，本实施例中不再详细列举这些同类芯片型号。
[0020]最后需要说明的是，以上实施例仅用以说明本发明的技术方案而非限制性技术方案，本领域的普通技术人员应当理解，那些对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述数据交换板包括电源模块、FPGA控制模块、第一 SR1交换模块、第二 SR1交换模块、网络交换模块、网络接口模块、FLASH模块、调试串口模块、FPGA调试口以及LED灯显示模块，所述电源模块提供电源；所述FPGA控制模块通过I路X4的SR1与第一 SR1交换模块相连，枚举并配置路由表；所述第二 SR1交换模块通过2路X4的SR1与第一 SR1交换模块相连；所述网络交换模块与网络接口模块通过SGMII相连，且网络交换模块与FPGA控制模块通过离散信号相连接并配置工作模式；所述FLASH模块、调试串口模块、FPGA调试口、LED灯显示模块均与FPGA控制模块相连；所述网络交换模块的12路SGMII网络、第一 SR1交换模块的5路SR1信号、第二 SR1交换模块的5路SR1信号均与VPX总线插座相连，用于系统互联。
2.根据权利要求1所述的一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述FPGA控制模块包括一片FPGA芯片、两片配置芯片和IGB的DDR3 SDRAM,所述FPGA芯片分别与两片配置芯片和IGB的DDR3 SDRAM相连；所述FPGA芯片的型号为XC5VFX110T、配置芯片的型号为XCF32P ;所述FPGA芯片内嵌PPC440 IP核。
3.根据权利要求1所述的一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述第一 SR1交换模块、第二 SR1交换模块的SR1交换芯片均采用Tsi578芯片。
4.根据权利要求1所述的一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述网络交换模块的网络交换芯片采用BCM5396芯片。
5.根据权利要求1所述的一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述网络接口模块的网络接口芯片采用88E1111芯片。
6.根据权利要求1所述的一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述FLASH模块的FLASH芯片采用S29GL01GP芯片。
7.根据权利要求1所述的一种基于VPX总线的网络和SR1数据交换板，其特征在于:所述调试串口模块的串口芯片采用MAX3380芯片。
8.一种基于VPX总线的网络和SR1数据交换板的控制方法，其特征在于，包括如下步骤: (1)加载FPGA芯片逻辑部分配置文件.bit文件； (2)为FPGA芯片中内嵌的IP核加载并启动VxWorks操作系统； (3)FPGA芯片配置数据交换板上各芯片的工作模式，该工作模式包括网络交换模块的主从模式、链路接口方式，第一 SR1交换模块与第二 SR1交换模块的链路绑定和速率配置、各端口广播和组播设置； (4)枚举所有的SR1节点； (5)配置路由表。
【文档编号】H04L12/931GK104243174SQ201410529917
【公开日】2014年12月24日 申请日期:2014年10月10日 优先权日:2014年10月10日
【发明者】沈辉, 张保宁, 朱从益 申请人:沈辉