一种基于fft校频算法的低速调制解调器的制造方法
【专利摘要】本发明公开了一种基于FFT校频算法的低速调制解调器，它涉及可靠的点对点低速传输系统，具备对数据信息进行低误码率传输的能力，它包括调制器、解调器和校频模块，主要完成数据信息的编译码和调制解调。本发明利用FFT校频算法估计通信系统收发频差，实现了对数据信息进行低速低误码率可靠传输。本发明各电路集成在一块印制板上，构成一个多功能、小型化收发装置，它具有集成度高、体积小、器件选型容易、使用简单、通用性好等优点，特别适用于频差较大的通信系统。
【专利说明】—种基于FFT校频算法的低速调制解调器
【技术领域】
[0001]本发明涉及通信领域中一种基于FFT校频算法的低速调制解调器，特别适用于通信系统收发频差较大及对数据信息进行低误码率传输。
【背景技术】
[0002]在通信系统中，收发本振频率之间存在频差，当设备处于运动状态时，还会额外引入较大的多普勒频移，若不采用任何措施，这些偏差会对通信系统性能带来影响，甚至造成通信设备难以正常工作。因此在点对点通信中，每次同步都需要进行频偏的计算和校正。
【发明内容】
[0003]本发明要解决的技术问题是提供一种基于FFT校频算法的低速调制解调器，采用FFT校频技术估计通信系统收发频差，并将该频差输送给解调器来减小频差带给通信系统的性能损失，实现了数据信息的低速低误码率可靠传输。
[0004]为解决上述技术问题，本发明是通过以下技术方案来这样实现的:一种基于FFT校频算法的低速调制解调器，包括校频模块3，其特征在于:还包括调制器I和解调器2 ;所述的调制器I的输入端口 I接收外部输入的导频信号，调制器I的输入端口 2接收外部输入的数据信息，调制器I的输入端口 3接收外部输入的参考时钟信号，将这三路信号进行调制处理形成中频信号并由调制器I的输出端口 4分别输出至校频模块3的输入端口 I和解调器2的输入端口 2 ;校频模块3将接收的中频信号进行校频处理形成校频信号并由校频模块3的输出端口 2输出至解调器2的输入端口 I ;解调器2将接收到的校频信号和中频信号进行解调处理后由解调器2的输出端口 3输出解调后的数据信息。
[0005]其中，所述的调制器I包括复接/编码模块5、基带成形模块6、低中频调制模块7、数字模拟变换模块8、混频模块9和带通滤波器模块10 ;所述的复接/编码模块5的输入端口 I接收外部输入的导频信号，复接/编码模块5的输入端口 2接收外部输入的数据信息，复接/编码模块5的输入端口 3接收外部输入的参考时钟信号，将这三路信号进行复接及编码处理后由输出端口 4输出至基带成形模块6的输入端口 I ;基带成形模块6把复接及编码处理后的数字信号进行基带成形处理形成基带数字信号并由输出端口 2输出至低中频调制模块7的输入端口 I ;低中频调制模块7把基带数字信号进行频谱搬移形成低中频数字信号并由输出端口 2输出至数字模拟变换模块8的输入端口 I ;数字模拟变换模块8将低中频数字信号进行数模变换形成低中频模拟信号并由输出端口 2输出至混频模块9的输入端口 I ;混频模块9把低中频模拟信号进行混频处理形成中频模拟信号并由输出端口2输出至带通滤波器模块10的输入端口 I，再经过带通滤波器模块10滤波处理后由输出端口 2分别输出至校频模块3的输入端口 I和解调器2的输入端口 2。
[0006]其中，所述的解调器2包括下变频器11、降采样滤波器及自适用饱和处理器12、失真自适应载波提取器13、鉴相器14、分接/解码器15、定时提取器16和飞轮保持器17 ;所述的下变频器11的输入端口 I接收调制器I的输出端口 4输出的中频信号，下变频器11的输入端口 2接收校频模块3的输出端口 2输出的校频信号，这两路信号在下变频器11进行频率搬移和纠正频差形成基带信号并由下变频器11的输出端口 3输出至降采样滤波器及自适用饱和处理器12的输入端口 I ;降采样滤波器及自适用饱和处理器12将接收的基带信号进行降采样及饱和处理形成低采样率信号并由降采样滤波器及自适用饱和处理器12的输出端口 2、输出端口 3和输出端口 4分别一一对应输出至失真自适应载波提取器13的输入端口 1、鉴相器14的输入端口 2和定时提取器16的输入端口 I ;定时提取器16对低采样率信号提取定时信号后由定时提取器16的输出端口 2输出至飞轮保持器17的输入端口I ;飞轮保持器17将接收的定时信号进行保护处理后形成稳定的定时信号并分别由飞轮保持器17的输出端口 2和输出端口 3输出至失真自适应载波提取器13的输入端口 2和鉴相器14的输入端口 3 ;失真自适应载波提取器13将接收的低采样率信号和稳定的定时信号提取载波形成载波信号并由失真自适应载波提取器13的输出端口 3输出至鉴相器14的输入端口 I ;鉴相器14将接收的低采样率信号、稳定的定时信号和载波信号进行鉴相处理，由鉴相器14的输出端口 4把鉴相后的数字信号输出至分接/解码器15的输入端口 I ;分接/解码器15将鉴相后的数字信号进行分接、译码处理后由分接/解码器15的输出端口 2输出数据信息。
[0007]本发明相比【背景技术】有如下优点:
[0008]1.本发明利用FFT校频技术估计通信系统收发频差，并将该频差输送给解调器来减小频差带给通信系统的性能损失。
[0009]2、本发明各部件采用大规模可编程集成电路制作，具有线路简单、体积小、成本低廉、性能稳定可靠等优点，在工程中实用性强。
【专利附图】
【附图说明】
[0010]图1是本发明的电原理方框图；
[0011]图2是本发明发端调制器I实施例的电原理图；
[0012]图3是本发明收端解调器2实施例的电原理图。
【具体实施方式】
[0013]下面结合附图和实施例对本发明的【具体实施方式】作进一步详细的说明。
[0014]图1是本发明的电原理方框图，实施例按图1连接线路。参照图1，本发明发端包括调制器1，收端包括解调器2和校频模块3，其中发送端调制器I的作用是把数据信息和导频信号发送出去，校频模块3的作用是估计系统频差并输出至解调器2，解调器2的作用是接收校频模块3输出的校频信号和调制器I输出的调制信号并把数据信息恢复出来。
[0015]图2是本发明调制器I的实施例电原理图，并按其连接线路。参照图2，复接/编码模块5的作用是把数据信息复接，编码处理后输出至基带成形模块6 ;基带成形模块6的作用是把信号基带成形后输出至低中频调制模块7 ;低中频调制模块7的作用是把信号搬移至低中频后输出至数字模拟变换模块8 ;数字模拟变换模块8的作用是完成信号的数模变换后送给混频模块9 ;混频模块9的作用是把信号混频至中频后送给带通滤波器模块10 ；信号经过带通滤波器模块10后发送出去。复接/编码模块5、基带成形模块6、低中频调制模块7和数字模拟变换模块8采用一块现场可编程门阵列(FPGA)集成电路制作。
[0016]图3是本发明解调器2的实施例电原理图，并按其连接线路。参照图3，调制器2输出中频信号给下变频器11，校频模块3输出校频信号至下变频器11，下变频器11的作用是搬移信号至基带并完成纠正频差功能；然后把基带信号输出至降采样滤波器及自适用饱和处理器12 ;降采样滤波器及自适用饱和处理器12的作用是对输入信号进行降采样及饱和处理，然后把信号输出至失真自适应载波提取器13、鉴相器14和定时提取器16 ;失真自适应载波提取器13的作用是提取载波；定时提取器16的作用是提取定时信号，并把该信号输出至飞轮保持器17 ;飞轮保持器17的作用是输出稳定的定时信号，并把该信号输出至失真自适应载波提取器13和鉴相器14 ;鉴相器14完成鉴相功能，把鉴相后的结果送至分接/解码器15，分接/解码器15将数字信号进行分接、译码处理后输出原始的数据信息。所有部件采用一块现场可编程门阵列(FPGA)集成电路制作。
[0017]本发明简要工作原理如下:调制端发送数据信息、导频信号和参考时钟信号，接收端校频模块利用FFT校频算法估计出通信系统频差发送给解调器，解调器接收调制端输出的信号和校频模块输出通信系统频差，把数据信息恢复出来。
[0018]本发明集成在一块长度为280毫米、宽度尺寸为140毫米、高度为10毫米的印制板上。
【权利要求】
1.一种基于FFT校频算法的低速调制解调器，包括校频模块(3)，其特征在于:还包括调制器(I)和解调器(2);所述的调制器(I)的输入端口 I接收外部输入的导频信号，调制器(I)的输入端口 2接收外部输入的数据信息，调制器(I)的输入端口 3接收外部输入的参考时钟信号，将这三路信号进行调制处理形成中频信号并由调制器(I)的输出端口 4分别输出至校频模块(3)的输入端口 I和解调器(2)的输入端口 2 ;校频模块(3)将接收的中频信号进行校频处理形成校频信号并由校频模块(3)的输出端口 2输出至解调器(2)的输入端口 I ;解调器(2)将接收到的校频信号和中频信号进行解调处理后由解调器(2)的输出端口 3输出解调后的数据信息。
2.根据权利要求1所述的一种基于FFT校频算法的低速调制解调器，其特征在于:所述的调制器(I)包括复接/编码模块(5)、基带成形模块￠)、低中频调制模块(7)、数字模拟变换模块(8)、混频模块(9)和带通滤波器模块(10);所述的复接/编码模块(5)的输入端口 I接收外部输入的导频信号，复接/编码模块(5)的输入端口 2接收外部输入的数据信息，复接/编码模块(5)的输入端口 3接收外部输入的参考时钟信号，将这三路信号进行复接及编码处理后由输出端口 4输出至基带成形模块￠)的输入端口 I ;基带成形模块(6)把复接及编码处理后的数字信号进行基带成形处理形成基带数字信号并由输出端口 2输出至低中频调制模块(7)的输入端口 I ;低中频调制模块(7)把基带数字信号进行频谱搬移形成低中频数字信号并由输出端口 2输出至数字模拟变换模块(8)的输入端口 I ;数字模拟变换模块(8)将低中频数字信号进行数模变换形成低中频模拟信号并由输出端口 2输出至混频模块(9)的输入端口 I ;混频模块(9)把低中频模拟信号进行混频处理形成中频模拟信号并由输出端口 2输出至带通滤波器模块(10)的输入端口 1，再经过带通滤波器模块(10)滤波处理后由输出端口 2分别输出至校频模块(3)的输入端口 I和解调器(2)的输入端口 2。
3.根据权利要求1所述的一种基于FFT校频算法的低速调制解调器，其特征在于:所述的解调器(2)包括下变频器(11)、降采样滤波器及自适用饱和处理器(12)、失真自适应载波提取器(13)、鉴相器(14)、分接/解码器(15)、定时提取器(16)和飞轮保持器(17)；所述的下变频器(11)的输入端口 I接收调制器(I)的输出端口 4输出的中频信号，下变频器(11)的输入端口 2接收校频模块(3)的输出端口 2输出的校频信号，这两路信号在下变频器(11)进行频率搬移和纠正频差形成基带信号并由下变频器(11)的输出端口 3输出至降采样滤波器及自适用饱和处理器(12)的输入端口 I ;降采样滤波器及自适用饱和处理器(12)将接收的基带信号进行降采样及饱和处理形成低采样率信号并由降采样滤波器及自适用饱和处理器(12)的输出端口 2、输出端口 3和输出端口 4分别一一对应输出至失真自适应载波提取器(13)的输入端口 1、鉴相器(14)的输入端口 2和定时提取器(16)的输入端口 I ;定时提取器(16)对低采样率信号提取定时信号后由定时提取器(16)的输出端口2输出至飞轮保持器(17)的输入端口 I ;飞轮保持器(17)将接收的定时信号进行保护处理后形成稳定的定时信号并分别由飞轮保持器(17)的输出端口 2和输出端口 3输出至失真自适应载波提取器(13)的输入端口 2和鉴相器(14)的输入端口 3 ;失真自适应载波提取器(13)将接收的低采样率信号和稳定的定时信号提取载波形成载波信号并由失真自适应载波提取器(13)的输出端口 3输出至鉴相器(14)的输入端口 I ;鉴相器(14)将接收的低采样率信号、稳定的定时信号和载波信号进行鉴相处理，由鉴相器(14)的输出端口 4把鉴相后的数字信号输出至分接/解码器(15)的输入端口 I ;分接/解码器(15)将鉴相后的数字信号进行分接、译码处理后由分接/解码器(15)的输出端口 2输出数据信息。
【文档编号】H04L27/00GK104378323SQ201410723071
【公开日】2015年2月25日 申请日期:2014年12月3日 优先权日:2014年12月3日
【发明者】王洪磊 申请人:中国电子科技集团公司第五十四研究所