一种星载多模式数据处理装置制造方法
【专利摘要】本实用新型涉及一种星载多模式数据处理装置，属于卫星通信【技术领域】。该装置包括接收数据处理模块和发送数据处理模块；所述的接收数据处理模块包括接收数据模式识别模块、参数配置模块A、接收数据控制模块、数据传输通道A和数据存储模块A；所述的发送数据处理模块包括发送数据控制模块、参数配置模块B、发送数据模式识别模块、数据传输通道B和数据存储模块B。通过不同方式配置数据传输通道的特性参数，控制数据传输通道传输数据，星载多模式处理装置能够完成多种模式数据的处理，并且节省星载硬件的处理资源。
【专利说明】一种星载多模式数据处理装置
【技术领域】
[0001] 本实用新型涉及一种星载多模式数据处理装置，属于卫星通信【技术领域】。
【背景技术】
[0002] 随着卫星通信的用户需求不断变化，目前通信卫星中多采用多模式变速率调制解 调、编译码等技术，对数据处理装置的要求也逐渐提高。在XX_2(02)卫星的MDR处理器中， 采用跳频加 TDMA体制，包含多种调制方式、编码方式，信息速率逐时隙可变，卫星需要做自 适应处理。在现有的星载数据处理装置中，只能对固定长度的数据进行处理，并且采用的处 理方式占用的资源较多，不能很好的适应新的需求。 实用新型内容
[0003] 本实用新型的目的是为了克服现有技术的不足，提出一种星载多模式数据处理装 置，该装置可靠性高、通用性好，可以实现多种模式数据的处理，节省卫星处理资源，同时可 以适应空间环境。
[0004] 本实用新型的目的是通过以下技术方案实现的。
[0005] 本实用新型的一种星载多模式数据处理装置，该装置包括接收数据处理模块和发 送数据处理模块；
[0006] 所述的接收数据处理模块包括接收数据模式识别模块、参数配置模块A、接收数据 控制模块、数据传输通道A和数据存储模块A ;
[0007] 所述的发送数据处理模块包括发送数据控制模块、参数配置模块B、发送数据模式 识别模块、数据传输通道B和数据存储模块B ;
[0008] 在接收数据处理模块中，FPGA发送控制信号给接收数据模式识别模块，接收数据 模式识别模块自动识别要接收数据的模式，然后将数据的模式输出给参数配置模块A，参数 配置模块A根据不同的数据模式来配置传输通道的特性参数并将这些传输通道的特性参 数传输给接收数据控制模块，接收数据控制模块根据这些特性参数来控制数据传输通道A 接收数据，这样，数据通过数据传输通道A接收并缓存到数据存储模块A中，等待DSP调用。
[0009] 在发送数据处理模块中，DSP中已经存在的数据在数据存储模块B中缓存，发送数 据模式识别模块根据数据存储模块B中存储的数据长度信息识别出要发送数据的模式，并 将数据的模式输出给参数配置模块B，参数配置模块B根据数据的模式来配置传输通道的 特性参数并将传输通道的特性参数发送给发送数据控制模块，发送数据控制模块根据这些 特性参数控制数据传输通道B发送数据，这样，数据存储模块B中的数据通过数据传输通道 B发送给FPGA。
[0010] 本实用新型与现有技术相比的优点在于：
[0011] 通过不同方式配置数据传输通道的特性参数，控制数据传输通道传输数据，星载 多模式处理装置能够完成多种模式数据的处理，并且节省星载硬件的处理资源。
[0012] 通过制定几种传输数据协议格式，实现了多模式数据的高效处理。
[0013] 数据协议格式中对重要参数采用三模冗余方式的设计，是抗单粒子翻转的一种有 效措施，可以适应空间环境。
[0014] 利用收发数据使用32位数据总线的特点，将高8位定义为使能信号，低24位定义 为有效信息和备用信息，将使能和数据在一个32位数据中传输，有效的利用了数据总线传 输数据。
【专利附图】
【附图说明】
[0015] 图1为星载多模式数据处理装置框图；
[0016] 图2为连续定长数据处理源地址和目的地址示意图；
[0017] 图3为数据缓存乒乓操作示意图；
[0018] 图4为连续定长数据处理时序图；
[0019] 图5为编码数据包格式；
[0020] 图6为非周期突发变长数据接收处理时序图；
[0021] 图7为非周期突发变长数据发送处理时序图；
[0022] 图8为解调信息数据包格式；
[0023] 图9为状态信息数据包格式。
【具体实施方式】
[0024] 下面结合附图和实施例对本实用新型作进一步说明。
[0025] 实施例
[0026] 如图1所示，星载多模式数据处理装置在DSP中实现，完成了 DSP其他处理模块和 FPGA的数据交互。
[0027] -种星载多模式数据处理装置，该装置包括接收数据处理模块和发送数据处理模 块；
[0028] 所述的接收数据处理模块包括接收数据模式识别模块、参数配置模块A、接收数据 控制模块、数据传输通道A和数据存储模块A ;
[0029] 所述的发送数据处理模块包括发送数据控制模块、参数配置模块B、发送数据模式 识别模块、数据传输通道B和数据存储模块B ;
[0030] 在接收数据处理模块中，FPGA发送控制信号给接收数据模式识别模块，接收数据 模式识别模块自动识别要接收数据的模式，然后将数据的模式输出给参数配置模块A，参数 配置模块A根据不同的数据模式来配置传输通道的特性参数并将这些传输通道的特性参 数传输给接收数据控制模块，接收数据控制模块根据这些特性参数来控制数据传输通道A 接收数据，这样，数据通过数据传输通道A接收并缓存到数据存储模块A中，等待DSP调用。
[0031] 在发送数据处理模块中，DSP中已经存在的数据在数据存储模块B中缓存，发送数 据模式识别模块根据数据存储模块B中存储的数据长度信息识别出要发送数据的模式，并 将数据的模式输出给参数配置模块B，参数配置模块B根据数据的模式来配置传输通道的 特性参数并将传输通道的特性参数发送给发送数据控制模块，发送数据控制模块根据这些 特性参数控制数据传输通道B发送数据，这样，数据存储模块B中的数据通过数据传输通道 B发送给FPGA。
[0032] 1、当数据处理装置要接收连续定长的数据时，假设数据长度为L，FPGA发送一个 周期性的Int信号，接收数据模式识别模块接收到这个周期性的Int信号后，识别出接收数 据为连续定长数据，然后将数据的模式输出给参数配置模块A。
[0033] 参数配置模块A根据数据的模式配置传输通道的特性参数，在参数配置的过程 中，EDMA传输通道使用1 ink模式，每接收完L长的数据后自动加载配置参数，这样可以自动 完成数据的连续接收。同时设计数据源地址（FPGA地址）不变，目的地址（DSP地址）递增， 将FPGA发送的Clk EVENT信号(和接收数据相同频率的时钟）作为数据传输通道A的触发 事件，用此事件触发数据传输通道接收数据，数据搬移地址如图2所示。
[0034] 在接收数据控制模块中，设置DSP处理器复位后接收到第一个Int信号后，开始控 制数据传输通道接收数据，同时产生一个读写控制信号Af lag，使其在Int信号的上升沿电 平发生翻转变化，控制数据存储到数据存储模块A中Al、A2两个RAM，每个RAM可以存储L 个数据。RAM乒乓操作如图3,当Af lag为1时，将接收数据存储到A1中，DSP从A2中调用 数据；当Aflag为0时，将接收数据存储到A2中，DSP从A1中调用数据。利用两块RAM存 储可以避免DSP调用数据时发生读写冲突。
[0035] 接收数据处理模块的数据处理时序如图4所示。用和接收数据相同频率的时钟作 为数据传输通道A的触发事件触发数据传输通道A接收数据，可以避免在FPGA中使用RAM 缓存大量数据，节省了处理资源。同时，接收数据处理模块以均匀的速度接收数据，不会在 一段时间里一直占用数据总线，可以使DSP和FPGA之间有少量数据的交互，完成其他的功 能。
[0036] 2、当数据处理装置要接收非周期突发变长的数据时，FPGA发送一个非周期性的 Int信号和编码模式信息给接收数据模式识别模块，接收数据模式识别模块根据Int信号 识别出接收数据为非周期突发变长数据，同时根据编码模式信息识别出接收数据的长度。
[0037] 在这种处理模式中，FPGA需要给出一个编码模式信息，数据格式如图5所示。接 收数据模式识别模块可以根据编码模式信息推算出接收数据的长度，这样可以避免资源浪 费。如果参数配置模块A不知道当前时刻接收数据的长度，只能将接收数据长度设为接收 数据长度的最大值，数据传输通道A每次都要接收最大长度的数据，浪费时间和存储空间。
[0038] 接收数据模式识别模块将要接收数据的模式和长度输出给参数配置模块A。参 数配置模块A配置传输通道的特性参数，这里同样采用数据源地址（FPGA)不变，目的地址 (DSP)递增，同步时钟作为事件来触发数据传输通道接收数据的模式。在参数配置完成后， 接收数据控制模块根据已配置参数控制数据传输通道接收数据。数据处理时序如图6所 示。Data为接收数据，Clk EVENT信号为和接收数据相同频率的时钟，Int信号为一个非周 期性的信号，在Int信号到来的同时给出编码模式信息（code mode)。
[0039] 3、当数据处理装置要发送连续定长的数据时，待发送的数据存储在数据存储模块 B中，同样分为Bl、B2两个RAM，发送数据模式识别模块根据存储的数据长度信息识别出发 送数据为定长数据，然后将数据的模式输出给参数配置模块B，参数配置模块B配置传输通 道的特性参数，参数配置过程和接收连续定长数据时参数配置类似。在参数配置完成后，发 送数据控制模块根据FPGA给出的Int信号控制数据传输通道B发送数据，同时发送数据控 制模块产生控制信号Bflag，控制数据交替发送。数据发送处理时序如图4。
[0040] 4、在DSP中已存储的数据，长度可能是变化的，每包数据产生和发送的时间也可 能是随机的。在数据处理装置要发送非周期突发变长数据时，发送数据模式识别模块根据 存储的数据长度信息识别出发送数据为长度变化的数据，并将数据的模式给参数配置模块 B〇
[0041] 参数配置模块B根据数据的模式和长度来配置传输通道的特性参数，每次配置参 数中的长度信息是变化的。当参数配置模块B完成参数配置后，发送数据控制模块产生一 个set信号，启动数据传输通道B，数据传输通道B根据已配置的特性参数控制数据传输通 道B发送数据，数据处理的时序如图7。当数据处理装置要发送非周期突发变长数据时，产 生set信号，Data为变长数据，ClkEVENT信号为和接收数据相同频率的时钟。
[0042] 因为DSP已缓存数据中存在多种编码模式，为了 FPGA能够进行自适应处理，定义 一种数据协议格式，数据格式如图8、9。在每一包的数据前面添加两个控制字，编码模式信 息和包序号，在每个数据的高位添加使能有效位，在数据前后添加使能无效标志，定义这种 格式能使FPGA准确有效的解析数据并进行处理。
[0043] 在此多模式数据处理装置中，数据协议格式的定义有两个特点：
[0044] 第一，收发数据使用32位数据总线，根据这个特点，在定义的数据格式中，将高8 位定义为使能信号，低24位定义为有效信息和备用信息，将使能和数据在一个32位数据中 传输，有效的利用了数据总线传输数据。
[0045] 第二，在图5、图8、图9所示的数据格式中，编码模式和包序号等重要的控制参数 重复传输三遍，采用三模冗余方式，这种设计可以有效的抵抗单粒子翻转带来的影响。在解 析数据时，编码模式和包序号等重要的控制参数只要这三个值其中有两个值是相等的，就 可以认为两个值其中任意一个有效。
[0046] 本实用新型说明书中未作详细描述的内容属本领域技术人员的公知技术。
【权利要求】
1. 一种星载多模式数据处理装置，其特征在于：该装置包括接收数据处理模块和发送 数据处理模块； 所述的接收数据处理模块包括接收数据模式识别模块、参数配置模块A、接收数据控制 模块、数据传输通道A和数据存储模块A ; 所述的发送数据处理模块包括发送数据控制模块、参数配置模块B、发送数据模式识别 模块、数据传输通道B和数据存储模块B ; 在接收数据处理模块中，FPGA发送控制信号给接收数据模式识别模块，接收数据模式 识别模块自动识别要接收数据的模式，然后将数据的模式输出给参数配置模块A，参数配置 模块A根据不同的数据模式来配置传输通道的特性参数并将这些传输通道的特性参数传 输给接收数据控制模块，接收数据控制模块根据这些特性参数来控制数据传输通道A接收 数据，数据通过数据传输通道A接收并缓存到数据存储模块A中，等待DSP调用； 在发送数据处理模块中，DSP中已经存在的数据在数据存储模块B中缓存，发送数据模 式识别模块根据数据存储模块B中存储的数据长度信息识别出要发送数据的模式，并将数 据的模式输出给参数配置模块B，参数配置模块B根据数据的模式来配置传输通道的特性 参数并将传输通道的特性参数发送给发送数据控制模块，发送数据控制模块根据这些特性 参数控制数据传输通道B发送数据，数据存储模块B中的数据通过数据传输通道B发送给 FPGA。
【文档编号】H04L12/861GK203872183SQ201420144712
【公开日】2014年10月8日 申请日期:2014年3月27日 优先权日:2014年3月27日
【发明者】侴胜男, 李加洪, 李振华, 李雄飞, 赵雨, 杨磊 申请人:西安空间无线电技术研究所