一种实现8路以太网供电的模块的制作方法
【专利摘要】本实用新型公开了一种实现8路以太网供电的模块，涉及8路以太网供电领域。该模块包括PCB其长度为63.9～64.1mm，宽度为52.9～53.1mm；PCB包括第一管脚安装面和第二管脚安装面；PCB上设置有40根管脚，20根位于第一管脚安装面；相邻两根管脚之间的距离为2.44～2.64mm，相对两根管脚中心的距离为61.9～62.1mm；每根管脚均包括支撑柱和接入杆，支撑柱的长度为17.4～17.6mm，接入杆的长度为3.3～3.5mm，接入杆的孔径为0.6～0.8mm。本实用新型不仅能够降低POE设备的维修成本和使用成本，而且尺寸较小，能够合理利用空间，适用范围比较广泛。
【专利说明】-种实现8路以太网供电的模块
【技术领域】
[0001] 本实用新型涉及8路以太网供电领域，具体涉及一种实现8路以太网供电的模块。
【背景技术】
[0002] POE (Power Over Ethernet,以太网供电）是一种在现有的以太网Cat. 5布线基础 架构不作任何改动的情况下，为一些基于IP的终端（如IP电话机、无线局域网接入点AP、 网络摄像机）传输数据信号、同时提供直流供电的技术。
[0003] 目前，大部分Ρ0Ε设备一般将PSE (Power Sourcing Equipment,分组交换机）的电 路直接布放于主板。Ρ0Ε设备使用时，若以太网线路遭受的雷击能量超过了 Ρ0Ε设备的端口 防护等级，Ρ0Ε主板的PSE电路、PSE芯片的焊盘均有可能烧毁、或者损毁，进而损坏Ρ0Ε的 主板，不仅安全存在一定的隐患，而且更换或者维修主板的费用较高，增加了使用成本。 实用新型内容
[0004] 针对现有技术中存在的缺陷，本实用新型的目的在于提供一种实现8路以太网供 电的模块，不仅能够降低Ρ0Ε设备的维修成本和使用成本较低，而且尺寸较小，能够合理利 用空间，适用范围比较广泛。
[0005] 为达到以上目的，本实用新型采取的技术方案是：一种实现8路以太网供电的模 块，包括8路Ρ0Ε模块，所述8路Ρ0Ε模块包括设置有元器件模块的印制电路板PCB，PCB的 横截面呈长方形，其长度为63. 9?64. 1mm，宽度为52. 9?53. 1mm ;所述PCB的四周边缘包 括第一管脚安装面、第二管脚安装面、第一侧面和第二侧面；第一管脚安装面和第二管脚安 装面相对设置，第一侧面和第二侧面相对设置；
[0006] 所述PCB上设置有40根管脚，其中20根管脚位于第一管脚安装面，20根管脚位于 第二管脚安装面；相邻两根管脚中心之间的距离为2. 44?2. 64mm，相对两根管脚中心之间 的距离均为61. 9?62. 1mm ;邻近第一管脚安装面的管脚中心与第一管脚安装面外侧的距 离、邻近第二管脚安装面的管脚中心与第二管脚安装面外侧的距离均为1. 9?2. 1_ ;邻近 第一侧面的管脚中心与第一侧面外侧的距离、邻近第二侧面的管脚中心与第二侧面外侧的 距离均为1. 17?1. 37mm ；
[0007] 每根管脚均包括支撑柱和接入杆，支撑柱的长度为17. 4?17. 6_，接入杆的长度 为3. 3?3. 5_，接入杆的孔径为0· 6?0· 8_。
[0008] 在上述技术方案的基础上，所述40根管脚包括：
[0009] 用于第7路PSE输出端口的输出管脚PSE_P6 ;
[0010] 用于第7路PSE输出端口地的输出管脚PSE_N6 ;
[0011] 用于第8路PSE输出端口的输出管脚PSE_P7 ;
[0012] 用于第8路PSE输出端口地的输出管脚PSE_N7 ;
[0013] 用于第3路PSE输出端口的输出管脚PSE_P2 ;
[0014] 用于第3路PSE输出端口地的输出管脚PSE_N2 ;
[0015] 用于第4路PSE输出端口的输出管脚PSE_P3 ;
[0016] 用于第4路PSE输出端口地的输出管脚PSE_N3 ;
[0017] 用于GND的第一输入管脚GNDD_0、第二输入管脚GNDD_0、第三输入管脚GNDD_0、第 四输入管脚GNDD_0和第五输入管脚GNDD_0 ;
[0018] 用于-48V电源输入的第一输入管脚48VN_0、第二输入管脚48VN_0、第三输入管脚 48VN_0、第四输入管脚48VN_0和第五输入管脚48VN_0 ;
[0019] 第一闲置管脚；
[0020] 第二闲置管脚；
[0021] 用于lOOhz时钟输入和交流检测的输入管脚SIN100A ;
[0022] 用于开启自动PSE模式的输入管脚AUT_PSE ;
[0023] 用于PSE芯片的低复位管脚的输入复位管脚RST_PSE ;
[0024] 用于I2C时钟输入的输入管脚SCL_PSE;
[0025] 用于I2C数据输出的输出管脚SDA0UT_PSE ;
[0026] 用于I2C数据输入的输入管脚SDAIN_PSE ;
[0027] 用于第6路PSE输出端口的输出管脚PSE_N5 ;
[0028] 用于第6路PSE输出端口地的输出管脚PSE_P5 ;
[0029] 用于第5路PSE输出端口的输出管脚PSE_N4 ;
[0030] 用于第5路PSE输出端口地的输出管脚PSE_P4 ;
[0031] 用于第2路PSE输出端口的输出管脚PSE_N1 ;
[0032] 用于第2路PSE输出端口地的输出管脚PSE_P1 ;
[0033] 用于第1路PSE输出端口的输出管脚PSE_N0 ;
[0034] 用于第1路PSE输出端口地的输出管脚PSE_P0 ;
[0035] 用于中断输出的输出管脚INT_PSE ;
[0036] 用于I2C地址设置端的输入管脚ADDR3 ;
[0037] 用于I2C地址设置端的输入管脚ADDR2 ;
[0038] 用于I2C地址设置端的输入管脚ADDR1 ;
[0039] 用于3. 3V电源输入的输入管脚3V3_PSE ;
[0040] 用于端口关闭功能控制端的输入管脚SHDN。
[0041] 在上述技术方案的基础上，所述每根管脚的顶部均穿过PCB后，焊接于PCB的顶 部，每根管脚与PCB的底部之间均设置有一块用于固定管脚的支撑板。
[0042] 在上述技术方案的基础上，所述元器件模块包括8路相同的分组交换机PSE电路， 每路PSE电路均包括受电设备ro、稳压二极管T1、整流二极管T2、P沟道场效应管Pmos管 T3、第一取样电阻R1、第二取样电阻R2、第三取样电阻R3、电容C1和PSE芯片；包括侦测 端和接地端；PSE芯片包括I2C接口、侦测Det管脚、输出out管脚、通断Gate管脚和检测 Sense管脚；
[0043] 所述ro的侦测端通过稳压二极管T1与接地端相连，PD的接地端接地，ro的侦测 端通过第一取样电阻R1与PSE芯片的out管脚相连；PD的侦测端与整流二极管T2的正极 相连，整流二极管T2的负极与PSE芯片的Det管脚相连；整流二极管T2的正极依次通过第 二取样电阻R2、电容C1与负极相连；
[0044] 所述Η)的侦测端与Pmos管T3的漏极相连，Pmos管T3的漏极还通过第一取样电 阻R1与PSE芯片的out管脚相连；Pmos管Τ3的栅极与PSE芯片的Gate管脚相连；Pmos管 T3的源极与PSE芯片的Sense管脚相连，Pmos管T3的源极还通过第三取样电阻R3与电源 连接。
[0045] 在上述技术方案的基础上，所述第一取样电阻R1的阻值为10kQ，第二取样电阻 R2的阻值为lkQ，第三取样电阻R3的阻值为0. 5Ω，所述电容C1的容量为0. 47uF。
[0046] 在上述技术方案的基础上，所述元器件模块的安装宽度为50. 9?51. 1mm，所述 PCB顶部的元器件与每根管脚的接入杆底部之间的距离均为20. 9?21. 1mm。
[0047] 在上述技术方案的基础上，所述元器件模块的安装宽度为51mm，所述PCB顶部的 元器件与每根管脚的接入杆底部之间的距离均为21mm。
[0048] 在上述技术方案的基础上，所述PCB长度为64mm，宽度为53mm ;所述相邻两根管脚 中心之间的距离为2. 54mm ;相对两根管脚中心之间的距离为62mm ;
[0049] 所述邻近第一管脚安装面的管脚中心与第一管脚安装面外侧的距离、邻近第二管 脚安装面的管脚中心与第二管脚安装面外侧的距离均为2_ ;邻近第一侧面的管脚中心与 第一侧面外侧的距离、邻近第二侧面的管脚中心与第二侧面外侧的距离均为1. 27mm ;所述 管脚的支撑柱的长度为17. 5mm，接入杆的长度为3. 4mm，接入杆的孔径为0. 7mm。
[0050] 与现有技术相比，本实用新型的优点在于：
[0051] (1)本实用新型将Ρ0Ε设备的PSE部分电路制作成一个8路Ρ0Ε模块；本实用新型 使用时焊接在1U (4. 445cm)高度，为8路Ρ0Ε模块的ΕΡ0Ν 0NU、GP0N 0NU或者以太网交换机 预留空间，以保证纯以太网设备成功实现以太网供电的功能。与现有技术中直接将PSE电 路焊接在主板的Ρ0Ε设备相比，具有8路Ρ0Ε模块的Ρ0Ε设备使用时，8路Ρ0Ε模块与Ρ0Ε 设备完全分离；若8路Ρ0Ε模块发生损毁，只需更换新的8路Ρ0Ε模块即可继续使用Ρ0Ε设 备；Ρ0Ε设备的主板或者PSE芯片不易损坏，Ρ0Ε设备使用时比较安全。因此，具有本实用新 型的Ρ0Ε设备能够长期使用，降低了维修成本和使用成本（具调查得出，采用本实用新型的 Ρ0Ε设备的维修费用，为Ρ0Ε部分电路损坏导致设备主板直接报废的维修费用的5% )。
[0052] (2)本实用新型的尺寸较小，不仅使用比较灵活方便，而且合理利用了空间，适用 范围比较广泛。
【专利附图】
【附图说明】
[0053] 图1为本实用新型实施例中实现8路以太网供电的模块的俯视图；
[0054] 图2为本实用新型实施例中实现8路以太网供电的模块的左视图；
[0055] 图3为本实用新型实施例中实现8路以太网供电的模块的后视图；
[0056] 图4为本实用新型实施例中PSE电路的电路图。
[0057] 图中：1-管脚，2-第一管脚安装面，3-PCB，4-第二管脚安装面，5-元器件模块， 6_支撑柱，7-支撑板，8-接入杆。
【具体实施方式】
[0058] 以下结合附图对本实用新型的实施例作进一步详细说明。
[0059] 参见图1和图2所示，本实用新型实施例中的实现8路以太网供电的模块包括8路 POE模块，8路POE模块设置有元器件模块5的PCB3 (PrintedCircuitBoard，印制电路板）， PCB3的横截面呈长方形，其长度为64mm，宽度为53mm。PCB3的四周边缘包括第一管脚安装 面2、第二管脚安装面4、第一侧面和第二侧面；第一管脚安装面2和第二管脚安装面4相对 设置，第一侧面和第二侧面相对设置。
[0060] PCB3上设置有40根管脚1，其中20根管脚1位于第一管脚安装面2,20根管脚1 位于第二管脚安装面4。相邻两根管脚1中心之间的距离为2. 54mm，相对两根管脚1中心 之间的距离均为62mm。每根管脚1的顶部均穿过PCB3后，焊接于PCB3的顶部，每根管脚1 与PCB3的底部之间均设置有一块支撑板7,支撑板7用于固定每根管脚1。
[0061] 邻近第一管脚安装面2的管脚1中心与第一管脚安装面2外侧的距离、邻近第二 管脚安装面4的管脚1中心与第二管脚安装面4外侧的距离均为2mm ;邻近第一侧面的管 脚1中心与第一侧面外侧的距离、邻近第二侧面的管脚1中心与第二侧面外侧的距离均为 1.27mm。
[0062] 参见图2和图3所示，元器件模块5的安装宽度为51mm，PCB3顶部的元器件与每 根管脚1接入杆8底部之间的距离均为21mm。每根管脚1均包括支撑柱6和接入杆8,支 撑柱6的长度为17. 5mm，接入杆8的长度为3. 4mm，接入杆8的孔径为0· 7mm。
[0063] 8路以太网供电的模块制作时，其各项尺寸允许出现±0. 1mm的误差。在实际应用 中，PCB3长度可以为63. 9謹、64mm或者64. 1謹；宽度可以为52. 9謹、53謹或者53. 1謹。相 邻两根管脚1中心之间的距离可以为2. 44mm、2. 54_或者2. 64_ ;相对两根管脚1中心之 间的距离可以为61. 9mm、62mm或者621. mm。
[0064] 邻近第一管脚安装面2的管脚1中心与第一管脚安装面2外侧的距离、邻近第 二管脚安装面4的管脚1中心与第二管脚安装面4外侧的距离均可以为1. 9mm、2mm或者 2. 1_ ;邻近第一侧面的管脚1中心与第一侧面外侧的距离、邻近第二侧面的管脚1中心与 第二侧面外侧的距离均可以为1. 17mm、1. 27mm或者1. 37mm。
[0065] 兀器件模块5的宽度可以为50. 9mm、51mm或者51. lmm，PCB3顶部的兀器件与每根 管脚1接入杆8底部之间的距离可以为20. 9mm、21mm或者21. 1mm。管脚1的支撑柱6的长 度可以为17. 4mm、17. 5mm或者17. 6mm，接入杆8的长度可以为3. 3mm、3. 4mm或者3. 5mm ;接 入杆8的孔径可以为0. 6mm、0. 7mm或者0. 8mm。
[0066] 本实施例中的40根管脚1包括：
[0067] 输出管脚PSE_P6,用于第7路PSE输出端口（GND);
[0068] 输出管脚PSE_N6，用于第7路PSE输出端口地（-48V);输出管脚PSE_P7，用于第8 路PSE输出端口（GND);
[0069] 输出管脚PSE_N7，用于第8路PSE输出端口地（-48V);输出管脚PSE_P2，用于第3 路PSE输出端口（GND);
[0070] 输出管脚PSE_N2，用于第3路PSE输出端口地（-48V);输出管脚PSE_P3，用于第4 路PSE输出端口（GND);
[0071] 输出管脚PSE_N3,用于第4路PSE输出端口地（-48V);第一输入管脚GNDD_0,用 于 GND ;
[0072] 第二输入管脚GNDD_0,用于GND ;
[0073] 第三输入管脚GNDD_0,用于GND ;
[0074] 第四输入管脚GNDD_0，用于GND ;
[0075] 第五输入管脚GNDD_0,用于GND ;
[0076] 第一输入管脚48VN_0,用于-48V电源输入；
[0077] 第二输入管脚48VN_0,用于-48V电源输入；
[0078] 第三输入管脚48VN_0,用于-48V电源输入；
[0079] 第四输入管脚48VN_0,用于-48V电源输入；
[0080] 第五输入管脚48VN_0,用于-48V电源输入；
[0081] 第一闲置管脚；
[0082] 第二闲置管脚；
[0083] 输入管脚SIN100A，用于lOOhz时钟输入、交流检测；
[0084] 输入管脚AUT_PSE，用于开启自动PSE模式；
[0085] 输入复位管脚RST_PSE，用于PSE芯片的低复位管脚；
[0086] 输入管脚SCL_PSE，用于I2C时钟输入；
[0087] 输出管脚SDA0UT_PSE，用于I2C数据输出；
[0088] 输入管脚SDAIN_PSE，用于I2C数据输入；
[0089] 输出管脚PSE_N5，用于第6路PSE输出端口（GND);
[0090] 输出管脚PSE_P5，用于第6路PSE输出端口地（-48V);
[0091] 输出管脚PSE_N4,用于第5路PSE输出端口（GND);
[0092] 输出管脚PSE_P4，用于第5路PSE输出端口地（-48V);
[0093] 输出管脚PSE_N1，用于第2路PSE输出端口（GND);
[0094] 输出管脚PSE_P 1，用于第2路PSE输出端口地（-48V);
[0095] 输出管脚PSE_N0，用于第1路PSE输出端口（GND);
[0096] 输出管脚PSE_P0，用于第1路PSE输出端口地（-48V);
[0097] 输出管脚INT_PSE，用于中断输出；
[0098] 输入管脚ADDR3,用于I2C地址设置端；
[0099] 输入管脚ADDR2,用于I2C地址设置端；
[0100] 输入管脚ADDR1，用于I2C地址设置端；
[0101] 输入管脚3V3_PSE，用于3. 3V电源输入（PSE芯片的工作电压3. 3V);
[0102] 输入管脚SHDN，用于端口关闭功能控制端（SHDN为低时，所有端口的Ρ0Ε供电关 闭）。
[0103] 元器件模块5包括8路相同的PSE (Power Sourcing Equipment,分组交换机）电 路。参见图4所示，每路PSE电路均包括(Powered device,受电设备）、稳压二极管T1、 整流二极管T2、Pmos管（mosfetmos，P沟道场效应管）T3、第一取样电阻R1、第二取样电阻 R2、第三取样电阻R3、电容C1和PSE芯片。Η)包括侦测端和接地端；PSE芯片包括I2C接 口、Det (侦测）管脚、out (输出）管脚、Gate (通断）管脚和Sense (检测）管脚。
[0104] ro的侦测端通过稳压二极管T1与接地端相连，PD的接地端接地。ro的侦测端通 过第一取样电阻R1与PSE芯片的out管脚相连。ro的侦测端与整流二极管T2的正极相 连，整流二极管T2的负极与PSE芯片的Det管脚相连；整流二极管T2的正极依次通过第二 取样电阻R2、电容C1与负极相连。
[0105] Η)的侦测端与Pmos管T3的漏极相连，Pmos管T3的漏极还通过第一取样电阻R1 与PSE芯片的out管脚相连；Pmos管T3的栅极与PSE芯片的Gate管脚相连；Pmos管T3的 源极与PSE芯片的Sense管脚相连，Pmos管T3的源极还通过第三取样电阻R3与电源连接。
[0106] 本实施例中的第一取样电阻R1的阻值为lOkQ，第二取样电阻R2的阻值为lkQ， 第三取样电阻R3的阻值为0. 5 Ω，电容Cl的容量为0. 47uF。
[0107] PSE电路工作时，主板的CPU通过12C接口向Ρ0Ε芯片发送检测ro的状态或相关 功能的指令。PSE芯片的out管脚通过第一取样电阻R1检测mos的输出电压。PSE芯片在 Det管脚上施加侦测电压，通过整流二极管T2、电容C1和第二取样电阻R2测量流入Det管 脚上的电流；通过测得的电流实现对外围的功率分级。PSE芯片的Sense管脚通过第三 取样电阻R3监测Pmos管源极的电流，进而实现过流保护、并监测PSE芯片的输出功率。确 定的等级后，PSE芯片通过Gate管脚接通48V的电源，接通Pmos管T3,进而控制的 供电和关电。
[0108] 本实用新型不仅局限于上述最佳实施方式，任何人在本实用新型的启示下都可得 出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本实用新型相 同或相近似的技术方案，均在其保护范围之内。
【权利要求】
1. 一种实现8路以太网供电的模块，其特征在于：包括8路POE模块，所述8路POE模 块包括设置有元器件模块（5)的印制电路板PCB(3)，PCB(3)的横截面呈长方形，其长度为 63. 9?64. 1mm，宽度为52. 9?53. 1mm;所述PCB (3)的四周边缘包括第一管脚安装面（2)、 第二管脚安装面（4)、第一侧面和第二侧面；第一管脚安装面（2)和第二管脚安装面（4)相 对设置，第一侧面和第二侧面相对设置； 所述PCB (3)上设置有40根管脚（1)，其中20根管脚（1)位于第一管脚安装面（2)，20 根管脚（1)位于第二管脚安装面（4);相邻两根管脚（1)中心之间的距离为2. 44?2. 64mm， 相对两根管脚（1)中心之间的距离均为61. 9?62. 1mm ;邻近第一管脚安装面（2)的管脚 (1)中心与第一管脚安装面（2)外侧的距离、邻近第二管脚安装面（4)的管脚（1)中心与第 二管脚安装面（4)外侧的距离均为1. 9?2. 1mm ;邻近第一侧面的管脚（1)中心与第一侧 面外侧的距离、邻近第二侧面的管脚（1)中心与第二侧面外侧的距离均为1. 17?1. 37mm ; 每根管脚（1)均包括支撑柱（6)和接入杆（8)，支撑柱（6)的长度为17. 4?17. 6mm， 接入杆（8)的长度为3. 3?3. 5mm，接入杆（8)的孔径为0· 6?0· 8mm。
2. 如权利要求1所述的实现8路以太网供电的模块，其特征在于，所述40根管脚（1) 包括： 用于第7路PSE输出端口的输出管脚PSE_P6 ; 用于第7路PSE输出端口地的输出管脚PSE_N6 ; 用于第8路PSE输出端口的输出管脚PSE_P7 ; 用于第8路PSE输出端口地的输出管脚PSE_N7 ; 用于第3路PSE输出端口的输出管脚PSE_P2 ; 用于第3路PSE输出端口地的输出管脚PSE_N2 ; 用于第4路PSE输出端口的输出管脚PSE_P3 ; 用于第4路PSE输出端口地的输出管脚PSE_N3 ; 用于GND的第一输入管脚GNDD_0、第二输入管脚GNDD_0、第三输入管脚GNDD_0、第四输 入管脚GNDDJ)和第五输入管脚GNDD_0 ; 用于-48V电源输入的第一输入管脚48VN_0、第二输入管脚48VN_0、第三输入管脚 48VN_0、第四输入管脚48VN_0和第五输入管脚48VN_0 ; 第一闲置管脚； 第二闲置管脚； 用于lOOhz时钟输入和交流检测的输入管脚SIN100A ; 用于开启自动PSE模式的输入管脚AUT_PSE ; 用于PSE芯片的低复位管脚的输入复位管脚RST_PSE ; 用于I2C时钟输入的输入管脚SCL_PSE ; 用于I2C数据输出的输出管脚SDAOUT_PSE ; 用于I2C数据输入的输入管脚SDAIN_PSE ; 用于第6路PSE输出端口的输出管脚PSE_N5 ; 用于第6路PSE输出端口地的输出管脚PSE_P5 ; 用于第5路PSE输出端口的输出管脚PSE_N4 ; 用于第5路PSE输出端口地的输出管脚PSE_P4 ; 用于第2路PSE输出端口的输出管脚PSE_N1 ; 用于第2路PSE输出端口地的输出管脚PSE_P1 ; 用于第1路PSE输出端口的输出管脚PSE_NO ; 用于第1路PSE输出端口地的输出管脚PSE_PO ; 用于中断输出的输出管脚INT_PSE ; 用于I2C地址设置端的输入管脚ADDR3 ; 用于I2C地址设置端的输入管脚ADDR2 ; 用于I2C地址设置端的输入管脚ADDR1 ; 用于3. 3V电源输入的输入管脚3V3_PSE ; 用于端口关闭功能控制端的输入管脚SHDN。
3. 如权利要求1所述的实现8路以太网供电的模块，其特征在于：所述每根管脚（1)的 顶部均穿过PCB (3)后，焊接于PCB (3)的顶部，每根管脚⑴与PCB (3)的底部之间均设置 有一块用于固定管脚的支撑板（7)。
4. 如权利要求1所述的实现8路以太网供电的模块，其特征在于：所述元器件模块（5) 包括8路相同的分组交换机PSE电路，每路PSE电路均包括受电设备ro、稳压二极管T1、整 流二极管T2、P沟道场效应管Pmos管T3、第一取样电阻R1、第二取样电阻R2、第三取样电阻 R3、电容C1和PSE芯片；包括侦测端和接地端；PSE芯片包括I2C接口、侦测Det管脚、输 出out管脚、通断Gate管脚和检测Sense管脚； 所述ro的侦测端通过稳压二极管T1与接地端相连，PD的接地端接地，ro的侦测端通 过第一取样电阻R1与PSE芯片的out管脚相连；ro的侦测端与整流二极管T2的正极相连， 整流二极管T2的负极与PSE芯片的Det管脚相连；整流二极管T2的正极依次通过第二取 样电阻R2、电容C1与负极相连； 所述ro的侦测端与Pmos管T3的漏极相连，Pmos管T3的漏极还通过第一取样电阻R1 与PSE芯片的out管脚相连；Pmos管T3的栅极与PSE芯片的Gate管脚相连；Pmos管T3的 源极与PSE芯片的Sense管脚相连，Pmos管T3的源极还通过第三取样电阻R3与电源连接。
5. 如权利要求4所述的实现8路以太网供电的模块，其特征在于：所述第一取样电阻 R1的阻值为10kQ，第二取样电阻R2的阻值为lkQ，第三取样电阻R3的阻值为0. 5Ω，所 述电容C1的容量为0. 47uF。
6. 如权利要求1所述的实现8路以太网供电的模块，其特征在于：所述元器件模块（5) 的安装宽度为50. 9?51. 1mm，所述PCB (3)顶部的元器件与每根管脚（1)的接入杆（8)底 部之间的距离均为20. 9?21. 1mm。
7. 如权利要求6所述的实现8路以太网供电的模块，其特征在于：所述元器件模块（5) 的安装宽度为51mm，所述PCB(3)顶部的元器件与每根管脚⑴的接入杆⑶底部之间的距 离均为21mm。
8. 如权利要求1至7任一项所述的实现8路以太网供电的模块，其特征在于：所述 PCB(3)长度为64mm，宽度为53mm ;所述相邻两根管脚（1)中心之间的距离为2. 54mm ;相对 两根管脚（1)中心之间的距离为62mm; 所述邻近第一管脚安装面（2)的管脚（1)中心与第一管脚安装面（2)外侧的距离、邻 近第二管脚安装面（4)的管脚（1)中心与第二管脚安装面（4)外侧的距离均为2_;邻近 第一侧面的管脚（1)中心与第一侧面外侧的距离、邻近第二侧面的管脚（1)中心与第二侧 面外侧的距离均为1.27mm;所述管脚（1)的支撑柱（6)的长度为17. 5_，接入杆（8)的长 度为3. 4mm，接入杆（8)的孔径为0· 7mm。
【文档编号】H04L12/10GK203895947SQ201420204187
【公开日】2014年10月22日 申请日期:2014年4月24日 优先权日:2014年4月24日
【发明者】王瑞波 申请人:烽火通信科技股份有限公司