基于dsp的手形及手掌静脉多模态识别器的制造方法
【专利摘要】一种基于DSP的手形及手掌静脉多模态识别器，属于电子设备领域。本实用新型提供一种基于DSP的手形及手掌静脉采集系统，克服了传统采集系统体积大、处理速度慢的缺点，增加了系统的实用性和便携性的基于DSP的手形及手掌静脉多模态识别器。本实用新型是由图像采集部分、图像处理部分、逻辑控制部分和结果显示部分组成。本实用新型具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，根据需要集成了复杂数字电路的逻辑元件，由于内部带有可以多次擦写的flash，故可以反复编程，由此，只需修改程序而无需改变外部电路便可以实现不同的功能。CPLD控制芯片工作的时序。
【专利说明】基于DSP的手形及手掌静脉多模态识别器
【技术领域】
[0001]本实用新型属于电子设备领域。
【背景技术】
[0002]在科学技术迅猛发展的今天，信息安全越发受到重视，传统的身份识别技术已无法满足我们的安全需求。手形及手掌静脉作为生物特征，具有较高的唯一性，二者结合起来，能有效的完成人的身份验证和识别，因此开发一套完整可靠的手形及手掌静脉识别装置具有很高的理论研究和实际应用意义。
[0003]现有的手形或手掌静脉采集系统大多以CCD或CMOS摄像机连接图像采集卡将图像传送到PC机中。而PC机具有体积庞大、成本较高、处理速度慢等缺点，给使用者带来很大的不便。
【发明内容】
[0004]本实用新型提供一种基于DSP的手形及手掌静脉采集系统，克服了传统采集系统体积大、处理速度慢的缺点，增加了系统的实用性和便携性的基于DSP的手形及手掌静脉多模态识别器。
[0005]本实用新型是由图像采集部分、图像处理部分、逻辑控制部分和结果显示部分组成；
[0006]图像采集部分是由视频线连接的CCD摄像头和视频解码器构成，视频解码器的视频输出口 YOUT引脚和数字信号处理器的VPOD、VPlD引脚连接，视频编码器的SCLK时钟引脚和数字信号处理器的VP0CLK0、VPICLKO引脚连接，视频解码器的INTREQ引脚和数字信号处理器VP0CTL、VP1CTL同步信号引脚连接，视频解码器的SCL、SDA引脚和数字信号处理器的SCL、SDA引脚连接；
[0007]逻辑控制部分中的可编程逻辑器的A、B引脚和数字信号处理器的D引脚连接，可编程逻辑器的A20、B19引脚和数字信号处理器的TWE、TCAS引脚连接,可编程逻辑器的A21、B21引脚和数字信号处理器的CE3, RESEID引脚连接；可编程逻辑器的A、B引脚和高速闪存的D数据引脚连接，可编程逻辑器的A22、B22、A23和高速闪存的A引脚连接，可编程逻辑器的A、B引脚和高速闪存的万F、万
、RESET引脚电线连接;
[0008]数字信号处理器的EA地址线引脚依次和四片同步动态随机存储器的EA地址线引脚连接；数字信号处理器的ED数据线引脚和同步动态随机存储器片一的ED数据线引脚连接；数字信号处理器的ED数据线引脚和同步动态随机存储器片二的ED数据线引脚连接；数字信号处理器的ED数据线引脚依次和同步动态随机存储器片三的ED数据线引脚连接；数字信号处理器的ED数据线引脚依次和同步动态随机存储器片四的ED数据线引脚连接；数字信号处理器的CEO、SDRAS、SDCAS、SDWE及时钟接口 CLKMEM引脚依次和同步动态随机存储器的^ >RAJ>CA^>WE, CLK引脚连接；数字信号处理器的BEl、BEO引脚依次和同步动态随机存储器的DQM1、DQM0引脚连接，数字信号处理器的EA17、EA18引脚依次和同步动态随机存储器的BAO、BAl地址信号引脚连接；数字信号处理器的ED数据线引脚与EA地址线引脚依次和高速闪存的D数据线引脚与A地址线引脚连接，数字信号处理器的TCAS > TWE引脚依次和高速闪存的万F、WE"引脚连接；
[0009]视频编码器的SCLK时钟引脚和数字信号处理器的VP0CLK0、VPICLKO引脚连接，视频解码器的INTREQ引脚和数字信号处理器VPOCTL、VPlCTL引脚连接，视频解码器的SCL、SDA引脚和数字信号处理器的SCL、SDA引脚电线连接。
[0010]本实用新型的有益效果是:
[0011]1.本实用新型所述的本实用新型所述的基于DSP的手形及手掌静脉多模态识别系统采用型号为TMS320DM642的数字信号处理器，是美国TI公司推出高性能数字信号处理器，其核心是C6416型高性能数字信号处理器，具有极强的处理性能，高度的灵活性和可编程性，同时外围集成了非常完整的音频、视频和网络通信等设备及接口.当工作在720M赫兹的时钟频率下，其处理性能最高可达5760MI/S，含有直接存储器访问控制器(DMA)、外部存储器接口(EMIF)、多通道缓冲串行口(McBSP)、通用串行总线(USB)模块、I2C总线模块等丰富的外设资源，方便了用户的开发，减小了工作的难度。
[0012]2.本实用新型所述的基于DSP的手形及手掌静脉多模态识别系统采用的可编程逻辑器(CPLD)是具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，根据需要集成了复杂数字电路的逻辑元件，由于内部带有可以多次擦写的flash，故可以反复编程，由此，只需修改程序而无需改变外部电路便可以实现不同的功能。CPLD控制芯片工作的时序。
[0013]3.本实用新型所述的基于DSP的手形及手掌静脉多模态识别系统采用的型号为TVP5150的解码器是一颗使用简易，超低功耗，封装极小的数字视频解码器，使用单一14.31818MHz时钟就可以实现PAL/NTSC/SECAM各种制式的解码。因为图像传感器采集到的图像是模拟视频信号，不能直接输入到DSP中进行处理，TVP5150编码器的作用就是将采集到的模拟视频信号编码成数字信号，再输给数字信号处理器(DSP)。由于数字信号处理器(DSP)内部存储容量有限，所以数字信号处理器(DSP)需要外扩的同步动态随机存储器(SDRAM),用以存储采集的图像信息。高速闪存(FLASH)用于存储之前提取的特征向量，在匹配阶段，数字信号处理器(DSP)将SDRAM中的数据分块取到其内部RAM中，作为手掌静脉图像处理以及识别算法的临时数据并将处理结果与FLASH中预先采集提取的特征向量进行匹配，最后通过液晶显示器显示识别结果。
【专利附图】
【附图说明】
[0014]图1是本实用新型数字信号处理器(DSP)电路原理图；
[0015]图2是本实用新型图像采集时序、逻辑控制部分电路原理图；
[0016]图3是本实用新型数字信号处理器及同步动态随机存储器之间的电路图；
[0017]图4是本实用新型数字信号处理器与编码器之间的电路图；
[0018]图5是本实用新型数字信号处理器与超声波模块、键盘之间的电路图；
[0019]图6是本实用新型结构原理示意框图。
【具体实施方式】
[0020]本实用新型是由图像采集部分、图像处理部分、逻辑控制部分和结果显示部分组成；
[0021]图像采集部分是由视频线连接的CCD摄像头和视频解码器构成，视频解码器的视频输出口 YOUT引脚和数字信号处理器的VPOD、VPlD引脚连接，视频编码器的SCLK时钟引脚和数字信号处理器的VP0CLK0、VPICLKO引脚连接，视频解码器的INTREQ引脚和数字信号处理器VP0CTL、VP1CTL同步信号引脚连接，视频解码器的SCL、SDA引脚和数字信号处理器的SCL、SDA引脚连接；
[0022]逻辑控制部分中的可编程逻辑器的A、B引脚和数字信号处理器的D引脚连接，可编程逻辑器的A20、B19引脚和数字信号处理器的TWT引脚连接，可编程逻辑器的
A2UB21引脚和数字信号处理器的CE3、RESETD引脚连接；可编程逻辑器的Α、B引脚和高速闪存的D数据引脚连接，可编程逻辑器的Α22、Β22、Α23和高速闪存的A引脚连接，可编程逻辑器的Α、B引脚和高速闪存的万F、万H、RESET引脚电线连接;
[0023]数字信号处理器的EA地址线引脚依次和四片同步动态随机存储器的EA地址线引脚连接；数字信号处理器的ED数据线引脚和同步动态随机存储器片一的ED数据线引脚连接；数字信号处理器的ED数据线引脚和同步动态随机存储器片二的ED数据线引脚连接；数字信号处理器的ED数据线引脚依次和同步动态随机存储器片三的ED数据线引脚连接；数字信号处理器的ED数据线引脚依次和同步动态随机存储器片四的ED数据线引脚连接；数字信号处理器的CEO、SDRAS、SDCAS、SDWE及时钟接口 CLKMEM引脚依次和同步动态随机存储器的万瓦CLK引脚连接；数字信号处理器的BEl、BEO引脚依次和同步动态随机存储器的DQM1、DQM0引脚连接，数字信号处理器的EA17、EA18引脚依次和同步动态随机存储器的BAO、BAl地址信号引脚连接；数字信号处理器的ED数据线引脚与EA地址线引脚依次和高速闪存的D数据线引脚与A地址线引脚连接，数字信号处理器的TCAS、丁WE引脚依次和高速闪存的万F、WE引脚连接；
[0024]视频编码器的SCLK时钟引脚和数字信号处理器的VP0CLK0、VPICLKO引脚连接，视频解码器的INTREQ引脚和数字信号处理器VPOCTL、VPlCTL引脚连接，视频解码器的SCL、SDA引脚和数字信号处理器的SCL、SDA引脚电线连接。
[0025]以下结合附图对本实用新型做详细的说明:
[0026]本实用新型包括CXD摄像头和型号为TVP5150的视频解码器，CXD摄像头和型号为TVP5150的视频解码器之间通过视频线连接，型号为TVP5150的视频解码器和型号为TMS320DM642的数字信号处理器之间为电线连接。
[0027]所述的基于DSP的手形及手掌静脉多模态识别系统包括手形及手掌静脉图像采集部分、手形及手掌静脉图像处理部分、结果显示部分和手形及手掌静脉图像采集时序、逻辑控制部分。所述的手形及手掌静脉图像处理部分包括型号为TMS320DM642的数字信号处理器、型号为IS42S16400的同步动态随机存储器、型号为AM29LV033的高速闪存，型号为TMS320DM642的数字信号处理器与型号为IS42S16400的同步动态随机存储器、型号为AM29LV033的高速闪存为电线连接。所述的手形及手掌静脉识别系统的结果显示部分包括型号为SAA7121的视频编码器与模拟液晶显示屏，型号为SAA7121的视频编码器与模拟液晶显示屏之间由视频线连接。
[0028]所述的手形图像采集时序、逻辑控制部分采用型号为EPM240T100C5N的可编程逻辑器，型号为EPM240T100C5N的可编程逻辑器和型号为TVP5150的解码芯片、型号为AM29LV033的高速闪存之间为电线连接.
[0029]技术方案中所述的CXD摄像头输出的PAL制式图像信号与型号为TVP5150的视频解码器的AIPlA信号输入引脚由视频线连接，将其转化为8 bit的ITU-R BT656格式的数字视频信号；型号为TVP5150的视频解码器和型号为TMS320DM642的数字信号处理器之间为电线连接是指:型号为TVP5150的视频解码器的视频输出口 Y0UT[7:0]引脚和型号为TMS320DM642的数字信号处理器的VP0D[9:2] (VPlD[9:2])引脚电线连接，型号为TVP5150的视频编码器的SCLK时钟引脚和型号为TMS320DM642的数字信号处理器的VP0CLK0 (VP1CLK0)引脚电线连接，型号为TVP5150的视频解码器的INTREQ引脚和型号为TMS320DM642的数字信号处理器VPOCTL (VPlCTL)引脚电线连接，型号为TVP5150的视频解码器的SCL、SDA引脚和型号为TMS320DM642的数字信号处理器的SCL、SDA引脚电线连接，通过电阻Rl (R2)上拉至3.3V电源；所述的型号为EPM240T100C5N的可编程逻辑器和型号为TMS320DM642的数字信号处理器、型号为AM29LV033的高速闪存之间为电线连接是指:型号为EPM240T100C5N的可编程逻辑器的A[10:13]、B[10:13]引脚和型号为TMS320DM642的数字信号处理器的D[0:7]数据引脚电线连接；型号为EPM240T100C5N的可编程逻辑器的A[10:13]、B[10:13]引脚和型号为AM29LV033的高速闪存的D[0:7]数据引脚电线连接，型号为EPM240T100C5N的可编程逻辑器的A22、B22、A23和型号为AM29LV033的高速闪存的A[19:21]引脚连接，型号为EPM240T100C5N的可编程逻辑器的A[19:20]、B[19:20]引脚和型号为AM29LV033的高速闪存的、RESET引脚电线连接;型号为EPM240T100C5N的可编程逻辑器的A20、B19引脚和型号为TMS320DM642的数字信号处理器的引脚连接，型号为EPM240T100C5N的可编程逻辑器的Α21、Β21引脚和型号为TMS320DM642的数字信号处理器的CE3, RESETO引脚连接；型号为TMS320DM642的数字信号处理器和型号为IS42S16400的同步动态随机存储器之间的电线连接是指:型号为TMS320DM642的数字信号处理器的ΕΑ[16:3]地址线引脚依次和四片型号为IS42S16400的同步动态随机存储器的EA[16:3]]地址线引脚电线连接；型号为TMS320DM642的数字信号处理器的ED[15:0]数据线引脚和型号为IS42S16400的同步动态随机存储器片一的ED[15:0]数据线引脚电线连接；型号为TMS320DM642的数字信号处理器的ED[16:31]数据线引脚和型号为IS42S16400的同步动态随机存储器片二的ED[15:0]数据线引脚电线连接；型号为TMS320DM642的数字信号处理器的ED[32:47]数据线引脚依次和型号为IS42S16400的同步动态随机存储器片三的ED[15:0]数据线引脚电线连接；型号为TMS320DM642的数字信号处理器的ED[48:63]数据线引脚依次和型号为IS42S16400的同步动态随机存储器片四的ED[15:0]数据线引脚电线连接；型号为TMS320DM642的数字信号处理器的CEO、SDRAS 、SDCAS > SDWE及时钟接口 CLKMEM引脚依次和型号为IS42S16400
的同步动态随机存储器的>RA^ > CA^、WE、CLK引脚电线连接；型号为TMS320DM642
的数字信号处理器的型号为TMS320DM642的数字信号处理器的BE1、BEO引脚依次和型号为IS42S16400的同步动态随机存储器的DQMl、DQM0引脚电线连接；型号为TMS320DM642的数字信号处理器的型号为TMS320DM642的数字信号处理器的EA[17:18]引脚依次和型号为IS42S16400的同步动态随机存储器的ΒΑ[0:1]引脚电线连接；型号为TMS320DM642的数字信号处理器的ED[0:7]数据线引脚与EA[3:21]地址线引脚依次和型号为AM29LV033的高速闪存的D[0:7]数据线引脚与A[0:18]地址线引脚电线连接，型号为TMS320DM642的数字信号处理器的TCAS、TWE引脚依次和型号为AM29LV033的高速闪存的万F、WK引脚电线连接。
[0030]本实用新型所述的基于DSP的手形及手掌静脉多模态识别系统由于采用DSP来完成，与传统PC机相比具有体积小，方便移动的优点，从而实现了自动、快速识别的目的。基于DSP的手形及手掌静脉多模态识别系统可以用在任何需要对人的身份进行验证识别的场所。本实用新型很好地克服了传统识别方式(诸如密码、标识卡、用户名、个人身份号码、口令钥匙、证件等)易伪造、易丢失等缺点，具有更高的唯一性、可靠性和智能性。故可以广泛应用于考勤、门禁系统等，此外例如海关、机场、车站、运动会等公共场所也可以得到利用。识别过程只需对采集到的图像提取特征，然后与注册阶段存储到数据库中的图片进行比对便可以完成识别，简单而快速，起到维护秩序、保证安全的作用。
[0031]参阅图6，基于DSP的手形及手掌静脉多模态识别系统主要包括手形及手掌静脉图像采集部分，手形及手掌静脉图像采集时序、逻辑控制部分和手形及手掌静脉图像处理和结果显不部分。
[0032]所述的手形及手掌静脉图像采集部分主要由C⑶摄像头和型号为TVP5150的解码器组成。
[0033]型号为TVP5150的解码器是一颗使用简易，超低功耗，封装极小的数字视频解码器，使用单一 14.31818MHz时钟就可以实现PAL/NTSC/SECAM各种制式的解码。接收0V7670的图像传感器芯片传来的图像数据，并转化为数字信号输给DSP进行后续处理。
[0034]CXD摄像头和型号为TVP5150的解码器之间通过视频线连接，并为型号为TVP5150的解码器提供写时钟信号，CCD摄像头输出的PAL制式图像信号与型号为TVP5150的视频解码器的AIPlA信号输入引脚电线连接，TVP5150将其转化为8 bit的ITU-R BT656格式的数字视频信号。型号为TVP5150的解码器和型号为TMS320DM642的数字信号处理器电线连接，当数据采集完成时，型号为TVP5150的解码器将数字信号输出给型号为TMS320DM642的数字信号处理器，型号为TMS320DM642的数字信号处理器在系统上电后便可通过I2C总线来完成对CXD摄像头的寄存器的配置，以此来实现CXD摄像头的初始化。SCL和SDL上分别通过1K的电阻Rl (R2)接至3.3V的电源实现I2C总线的上拉。
[0035]2.所述的手掌静脉图像采集时序、逻辑控制部分采用型号为EPM240T100C5N的可编程逻辑器，型号为EPM240T100C5N的可编程逻辑器和型号为TMS320DM642的数字信号处理器、型号为AM29LV033的高速闪存之间为电线连接。所述的手形图像采集时序、逻辑控制部分本质是数字集成电路，通过设计电路结构，实现型号为TMS320DM642的数字信号处理器读取图像时的逻辑的控制。基于DSP的手形及手掌静脉多模态识别系统的手掌静脉图像采集时序、逻辑控制部分采用型号为EPM240T100C5N的可编程逻辑器(CPLD)，型号为EPM240T100C5N的可编程逻辑器(CPLD)内部输出结构是可编程的逻辑宏单元，，灵活性强且开发周期短，其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。
[0036]3.所述的手掌静脉图像处理、结果显示部分包括型号为TMS320DM642的数字信号处理器、型号为IS42S16400的同步动态随机存储器(SDRAM)、型号为AM29LV033的高速闪存(FLASH)、型号为SAA7121的视频编码器与模拟液晶显示屏，型号为TMS320DM642的数字信号处理器存储空间有限，对于中间过程产生的大量数据并不足够，所以型号为TMS320DM642的数字信号处理器外围扩展了数据存储器和程序存储器，四片Sbit型号为IS42S16400的同步动态随机存储器(SDRAM)作为数据存储器用来存取手形及手掌静脉图像数据以及处理的中间结果；型号为AM29LV033的高速闪存(FLASH)作为程序存储器用来存储图像处理程序并保证程序掉电后不丢失。型号为TMS320DM642的数字信号处理器和型号为IS42S16400的同步动态随机存储器(SDRAM)、型号为AM29LV033的高速闪存(FLASH)之间为电线连接。经由型号为TVP5150的视频解码器解码后的手形及手掌静脉数据传入型号为TMS320DM642的数字信号处理器，由型号为TMS320DM642的数字信号处理器来完成接下来图像预处理、特征空间建立、模式匹配等一系列过程，然后经由SAA7121芯片进行D/A转换，将视频以模拟视频PAL制式编码输出到模拟液晶显示屏，观察显示结果。
[0037]参阅图1，型号为TMS320DM642的数字信号处理器(DSP)与型号为TVP5150的视频解码器之间为电线连接，TVP5150A是一种低功耗芯片，内核电压及输入/输出电压为分别为1.8V和3.3V，外部时钟频率为14.318MHz或27MHz。TVP5150A扩展在DM642的视频端口 VPO和VP1，分别完成对手形图像、手掌静脉图像的解码工作。它将CCD摄像头采集到的PAL制式视频信号解码成数字信号，以8 bit的ITU-R BT656格式输入给DM642。TVP5150的数据线引脚SDL和时钟线引脚SCL分别和型号为TMS320DM642的数字信号处理器的SDL、SCL对应连接，并经由Rl (R2) 1K电阻上拉至3.3V电源。DM642就是通过I2C总线的SDL、SCL引脚实现对TVP5150视频解码器的配置以及对内部寄存器的访问。TVP5150的系统时钟引脚SCLK和DM642的VPCLK引脚连接，为DM642提供时钟信号。由于系统设计采用的是ITU-R BT656的视频输出格式，故无需分立的同步信号，所以TVP5150的行、场同步信号等都无需与DM642连接，只需将TVP5150的INTERQ引脚和DM642的VPCTL控制信号引脚连接。
[0038]参阅图2，型号为EPM240T100C5N的可编程逻辑控制器(CPLD)与型号为TMS320DM642的数字信号处理器及型号为AM29LV033的高速闪存之间为电线连接。本系统选择了 AMD公司的AM29LV033芯片作为Flash扩展，用于存储程序数据。该芯片容量为
4M*8bit，电压范围2.7?3.6V，并能够实现与DM642的无缝连接。正确合理控制"SF、万Γ
、胃、引脚，才能顺利实现DM642对AM29LV033的读写操作，下面分别叙述:当DM642从芯片读取数据时，需让三个引脚的瞬间电平分别为低电平、低电平、高电平；而当DM642向芯片写数据时，必须保证3个引脚的瞬间电平分别为低电平、高电平、低电平。AM29LV033芯片的地址线共有22条A[21:0]，DM642的地址总线只有20条EA[22:3]，因此DM642无法遍历Flash的所有地址单元。在系统中采用CPLD器件，便可以解决这一问题，把AM29LV033芯片的地址线引脚A[19:21]与CPLD器件的输入/输出引脚与CPLD的A22、B22、A23引脚连接，通过在CPLD内部扩展地址寄存器来产生AM29LV033芯片的高位地址。
[0039]参阅图3，型号TMS320DM642的数字信号处理器通过EMFIA扩展4片8bit型号为IS42S16400的同步动态随机存储器，(SDRAM)，作为数据存储空间。数字信号处理器TMS320DM642的地址线引脚EA、数据线引脚ED依次和四片型号为IS42S16400的同步动态随机存储器的地址线、数据线引脚连接实现数据传输，型号为TMS320DM642的数字信号处理器的SDRAS、SDCAS、SDWE及时钟接口 CLKMEM引脚依次和型号为IS42S16400
的同步动态随机存储器的瓦WE、CLK引脚电线连接；SDRAS引脚和
SDCAS引脚分别为SDRAM的行、列地址选择信号，为读使能信号引脚，数字信号处理器TMS320DM642的EA17、EA18引脚依次和同步动态随机存储器IS42S16400的BA0、BA1地址信号引脚电线连接，将BAO、BAl以不同形式组合起来便实现SDRAM的4个Bank块的选择；数字信号处理器TMS320DM642的BEUBEO引脚依次和型号为IS42S16400的同步动态随机存储器的DQMl、DQMO字节使能引脚电线连接，实现对数据输入/输出的控制。
[0040]参阅图4数字信号处理器TMS320DM642通过I2C总线对SAA7121编码器进行控制.编码器数据线引脚SDL和时钟线引脚SCL分别和数字信号处理器的SDL、SCL对应连接，并经由1K电阻R3、R4上拉至3.3V电源。SAA7121 ^ PLXCLK[O:1]时钟引脚和DSP的VP2CLK[0:1]时钟引脚连接，HSVGC, VSVGC, FSVGC分别为SAA7121的水平、垂直、场同步信号引脚，依次和和DSP的VP2CTL[0:2]控制信号相连接。经DSP处理后的图像由数据引脚VP2[2:9]输出给SAA7121编码器，编码器完成对图像的编码，并输出至模拟液晶显示屏观察显示结果。
[0041]参阅图5 采用型号为HC-SR04的超声波测距模块，实现系统对采集手掌位置的自动检测功能。控制端(输入)TRIG引脚和返回端(输出)ECHO引脚分别和数字信号处理器的GP1、GP2引脚连接。有信号返回时通过1 口 ECHO输出一个高电平，高电平持续的时间就是超声波从发射到返回的时间。4*4矩阵式键盘的PIN[0:7]引脚和DM642的GP[7:14]引脚连接，实现对不同程序功能执行的控制。
【权利要求】
1.一种基于DSP的手形及手掌静脉多模态识别器，其特征在于:是由图像采集部分、图像处理部分、逻辑控制部分和结果显示部分组成； 图像采集部分是由视频线连接的CCD摄像头和视频解码器构成，视频解码器的视频输出口 YOUT引脚和数字信号处理器的VPOD、VPlD引脚连接，视频编码器的SCLK时钟引脚和数字信号处理器的VP0CLK0、VP1CLK0引脚连接，视频解码器的INTREQ引脚和数字信号处理器VPOCTL、VPlCTL同步信号引脚连接，视频解码器的SCL、SDA引脚和数字信号处理器的SCL、SDA引脚连接； 逻辑控制部分中的可编程逻辑器的A、B引脚和数字信号处理器的D引脚连接，可编程逻辑器的A20、B19引脚和数字信号处理器的TWE、TCAS引脚连接,可编程逻辑器的A21、B21引脚和数字信号处理器的CE3, RESETO引脚连接；可编程逻辑器的A、B引脚和高速闪存的D数据引脚连接，可编程逻辑器的A22、B22、A23和高速闪存的A引脚连接，可编程逻辑器的A、B引脚和高速闪存的万F、万、RESET引脚电线连接; 数字信号处理器的EA地址线引脚依次和四片同步动态随机存储器的EA地址线引脚连接；数字信号处理器的ED数据线引脚和同步动态随机存储器片一的ED数据线引脚连接；数字信号处理器的ED数据线引脚和同步动态随机存储器片二的ED数据线引脚连接；数字信号处理器的ED数据线引脚依次和同步动态随机存储器片三的ED数据线引脚连接；数字信号处理器的ED数据线引脚依次和同步动态随机存储器片四的ED数据线引脚连接；数字信号处理器的CEQ、SDRAS、SDCAS、SDWE及时钟接口 CLKMHM引脚依次和同步动态随机存储器的IF >RA^>c5J>WE, CLK引脚连接；数字信号处理器的BEl、BEO引脚依次和同步动态随机存储器的DQM1、DQM0引脚连接，数字信号处理器的EA17、EA18引脚依次和同步动态随机存储器的BAO、BAl地址信号引脚连接；数字信号处理器的ED数据线引脚与EA地址线引脚依次和高速闪存的D数据线引脚与A地址线引脚连接，数字信号处理器的、TWE引脚依次和高速闪存的"OF、WE引脚连接； 视频编码器的SCLK时钟引脚和数字信号处理器的VP0CLK0、VPICLKO引脚连接，视频解码器的INTREQ引脚和数字信号处理器VPOCTL、VPlCTL引脚连接，视频解码器的SCL、SDA引脚和数字信号处理器的SCL、SDA引脚电线连接。
【文档编号】H04N5/232GK204028945SQ201420509400
【公开日】2014年12月17日 申请日期:2014年9月5日 优先权日:2014年9月5日
【发明者】刘富, 刘慧颖, 李温温, 高雷, 任桐慧 申请人:吉林大学