混合物理编码子层以及数据发送、接收方法与流程

本发明涉及电子通讯以太网领域，尤其涉及一种混合物理编码子层以及数据发送、接收方法。

背景技术：

在允许计算机和其它网络设备形成局域网的技术中，以太网已经成为主要的联网技术，并且在IEEE802.3标准族中进行了标准化。以太网标准随着时间演进，使现存的以太网协议的不同变形支持更高的带宽、改善的介质访问控制、不同的物理介质信道或其它功能。例如IEEE802.3现在具有覆盖范围从10Mbit/s、100Mbit/s、1Gbit/s到10Gbit/s以及甚至更高的速度的处理标准，并且具有管理物理信道(如同轴电缆、光导纤维和无屏蔽/屏蔽双绞线电缆)的变形。

目前千兆类以太网接口技术发展已经比较成熟，千兆以太网以高效、高速、高性能为特点，已经广泛应用在金融、商业、教育、政府机关等行业。为了能够满足以太网通信对高速数据传输的要求，同时在电路设计时具有布线简单以及信号完整性好等优点，思科(CISCO)公司提出了串行千兆媒体独立接口(SGMII，Serial Gigabit Media Independent Interface)以及四通道串行千兆媒体独立接口(QSGMII，Quad Serial Gigabit Media Independent Interface)的接口规范，实际上是对原光纤吉比特以太网(1000BASE-X)PCS(Physical Coding Sublayer)即物理编码子层规范的扩展。同时SGMII/QSGMII也已经广泛应用于千兆以太网通信传输之中。从而在当前的千兆类接口物理编码子层设计中，需要对外支持1000BASE-X/SGMII/QSGMII来满足不同场景的应用需求以及与不同厂家的接口进行对接。因此，能支持多种千兆端口形态模式的低成本以太 网接口设计成为构建高兼容性以太网通信系统亟需解决的技术问题。

技术实现要素：

为解决上述技术问题，本发明实施例提供了一种混合物理编码子层及其数据发送、接收方法。

本发明实施例提供的混合物理编码子层包括：发送模块，所述发送模块包括：

4个物理编码子层(PCS，Physical Encoding Sublayer)基本发送单元，用于对4个介质访问控制(MAC，Media Access Control)层发送侧经4套千兆媒体独立接口(GMII，Gigabit Media Independent Interface)发出的数据同时做有序集替换插入以及编码处理；

码组替换选择单元，用于在编码处理后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.5码组替换为K28.1码组；当混合物理编码子层工作在单通道场景时，不作替换处理；

不均衡值计算处理单元，用于当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算编码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算编码处理所需的不均衡值。

本发明实施例中，每个PCS基本发送单元均包括：

标准发送状态机模块，用于将一个通道的MAC层发送侧经GMII发出的数据做有序集替换插入处理，将数据封装为适用于8B/10B编码的码组形式；

8B/10B编码模块，用于对标准发送状态机模块处理好的码流进行8B/10B编码处理，其中，8B/10B编码处理需要不均衡值作为输入；编码处理后将数据发送至SERDES发送侧做并行数据到串行数据的转换；

自协商处理模块，用于通过自协商完成通信两端的能力协调操作。

本发明实施例中，所述码组替换选择单元，还用于根据控制信号，选择是否将第一通道的K28.1码组替换为K28.5码组；

所述不均衡值计算处理单元，还用于根据控制信号，选择利用4通道不均 衡值计算编码处理所需的不均衡值，或是利用单通道不均衡值计算编码处理所需的不均衡值。

本发明另一实施例提供的混合物理编码子层包括：接收模块，所述接收模块包括：

对齐码检测处理单元，用于当混合物理编码子层工作在4通道场景时，利用4通道对齐码检测将从SERDES发出的数据对齐；当混合物理编码子层工作在单通道场景时，利用单通道对齐码检测将从SERDES发出的数据对齐；

码组还原选择单元，用于在数据对齐后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.1码组恢复为K28.5码组；当混合物理编码子层工作在单通道场景时，不作还原处理；

4个PCS基本接收单元，对在数据对齐后，对4通道的数据做解码处理以及去除有序集码组，将数据流恢复为GMII的数据流形式发送至4个MAC层接收侧；

不均衡值计算处理单元，用于当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算解码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算解码处理所需的不均衡值。

本发明实施例中，每个PCS基本接收单元均包括：

8B/10B解码模块，用于对对齐后的数据进行8B/10B解码操作；

标准接收状态机模块，用于对经过8B/10B解码后的数据去除有序集码组，将数据流恢复为GMII的数据流形式发送至MAC层接收侧。

本发明实施例中，所述码组还原选择单元，还用于根据控制信号，选择利用4通道对齐码检测、或是单通道对齐码检测将从SERDES发出的数据对齐；

所述不均衡值计算处理单元，还用于根据控制信号，选择利用4通道不均衡值计算解码处理所需的不均衡值，或是利用单通道不均衡值计算解码处理所需的不均衡值。

本发明另一实施例提供的混合物理编码子层包括上述发送模块，以及接收模块。

本发明实施例提供的混合物理编码子层的数据发送方法包括：

接收MAC层发送侧通过GMII发送的数据；

对所述数据进行有序集替换插入以及编码处理，其中，进行编码处理时，当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算编码处理所需的不均衡值，当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算编码处理所需的不均衡值；

当混合物理编码子层工作在4通道场景时，将第一通道的K28.5码组替换为K28.1码组，并发送至SERDES发送侧做并行数据到串行数据的转换；当混合物理编码子层工作在单通道场景时，不作替换处理，直接将数据发送至SERDES发送侧做并行数据到串行数据的转换。

本发明实施例中，所述对所述数据进行有序集替换插入以及编码处理，包括：

将一个通道的MAC层发送侧经GMII发出的数据做有序集替换插入处理，将数据封装为适用于8B/10B编码的码组形式；

对处理好的码流进行8B/10B编码处理，其中，8B/10B编码处理需要不均衡值作为输入。

本发明实施例中，所述方法还包括：

通过自协商完成通信两端的能力协调操作。

本发明实施例提供的混合物理编码子层的数据接收方法包括：

当混合物理编码子层工作在4通道场景时，利用4通道对齐码检测将从SERDES发出的数据对齐；当混合物理编码子层工作在单通道场景时，利用单通道对齐码检测将从SERDES发出的数据对齐；

在数据对齐后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.1码组恢复为K28.5码组；当混合物理编码子层工作在单通道场景时，不作还原处理；

在数据对齐后，对4通道的数据做解码处理以及去除有序集码组，将数据流恢复为GMII的数据流形式发送至4个MAC层接收侧；其中，当混合物理编 码子层工作在4通道场景时，利用4通道不均衡值计算解码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算解码处理所需的不均衡值。

本发明实施例中，所述在数据对齐后，对4通道的数据做解码处理以及去除有序集码组，将数据流恢复为GMII的数据流形式发送至4个MAC层接收侧，包括：

对对齐后的数据进行8B/10B解码操作；对经过8B/10B解码后的数据去除有序集码组，将数据流恢复为GMII的数据流形式发送至MAC层接收侧。

本发明实施例的技术方案提供了一种在QSGMII设计基础上几乎不增加任何额外资源成本消耗就可支持多种接口模式包括QSGMII/SGMII/1000BASE-X的千兆以太网物理编码子层。通过仔细分析QSGMII以及SGMII/1000BASE-X的物理编码子层处理结构的异同，提取原QSGMII可复用的逻辑模块，附加上少量SGMII/1000BASE-X的逻辑模块资源即可得到同时支持多种千兆接口模式而资源成本几乎没有增加的物理编码子层。相比于直接使用SGMII/1000BASE-X加上QSGMII的物理编码子层设计可以至少节约1/4的资源消耗。本发明实施例的混合物理编码子层包括发送模块，所述发送模块包括：4个同样的PCS基本发送单元。其中，每个PCS基本发送单元都包括标准发送状态机模块、8B/10B编码模块、自协商处理模块。码组替换选择单元，用于在编码处理后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.5码组替换为K28.1码组；当混合物理编码子层工作在单通道场景时，不作替换处理。不均衡值计算处理单元，用于当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算编码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算编码处理所需的不均衡值。

本发明实施例的混合物理编码子层还包括接收模块，所述接收模块包括：4个同样的PCS基本接收单元。其中，每个PCS基本接收单元都包括标准接收状态机模块、8B/10B解码模块。对齐码检测处理单元，用于当混合物理编码子层工作在4通道场景时，利用4通道对齐码检测将从SERDES发出的数据对齐； 当混合物理编码子层工作在单通道场景时，利用单通道对齐码检测将从SERDES发出的数据对齐。码组还原选择单元，用于在数据对齐后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.1码组恢复为K28.5码组；当混合物理编码子层工作在单通道场景时，不作还原处理。不均衡值计算处理单元，用于当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算解码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算解码处理所需的不均衡值。本发明实施例在几乎没有增加额外资源消耗的情况下，使得单个QSGMII可支持额外多种传输模式(SGMII、1000BASE-X)，应用于芯片成本较低，同时保证通信设备可灵活应用于多样化的场景。

附图说明

图1是SGMII/1000BASE-X物理编码子层结构图；

图2是QSGMII物理编码子层结构图；

图3是本发明实施例的混合物理编码子层的结构示意图；

图4是单通道不均衡值处理示意图；

图5是4通道不均衡值处理示意图；

图6是本发明实施例的混合物理编码子层的数据发送流程图；

图7是本发明实施例的混合物理编码子层的数据接收流程图。

具体实施方式

为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。

如图1所示，图中黑框内显示的是SGMII/1000BASE-X的物理编码子层结构图。

SGMII/1000BASE-X物理编码子层发送侧将MAC层发送侧由GMII发出的 数据做有序集替换插入以及编码处理，编码后位宽从8比特(bit)扩展变为10bit。物理编码子层将10bit的数据流以125Mhz输出到SERializer串行器/DESerializer解串器(SERDES)发送侧1，SERDES发送侧1对并行数据做并串转换转化为串行bit流输出。

此时实际速率为10bit×125Mhz＝1.25Gbps，有效速率为除去8B/10B编码的开销为1.25Gpbs*8/10＝1Gbps。对于单独的SGMII/1000BASE-X的物理编码子层来看，其对应的SERDES发送侧1以及SERDES接收侧1仅需要固定工作在10bit位宽的处理模式即可。注意SERDES发送侧1与SERDES接收侧1的位宽实际还是40bit，只是此时固定工作在仅有低10bit有效的模式下。

SGMII/1000BASE-X物理编码子层接收侧接收来自于SERDES接收侧1经过了串并转换恢复的10bit并行数据，经过重新对齐后做解码操作，去除有序集码组将数据流恢复为GMII的数据流形式送回MAC层接收侧。

SGMII/1000BASE-X物理编码子层发送侧主要包括PCS基本发送单元、单通道不均衡值计算单元。PCS基本发送单元包括标准发送状态机模块、8B/10B编码模块、自协商处理模块。

标准发送状态机模块：主要是根据IEEE的标准802.3-2008_section3Figure36-5、Figure36-6中的1000BASE-X的发送状态机结构图编写，实现了千兆以太网PCS的有序集转换以及插入、异常情况的跳转等封装处理，为数据添加开始码/S/、结束码/T/、空闲码/I/码，数据流被封装为适用于8B/10B编码的码组形式。

8B/10B编码模块，根据插入整理好的码流进行8B/10B编码操作，8B/10B编码处理需要不均衡值作为输入，由单通道不均衡值计算单元提供。编码完成后数据即可直接送入SERDES发送侧1做并行数据到串行数据的转换。

自协商处理模块：主要是实现IEEE的标准802.3-2008_section3Figure37-6中1000BASE-X的自协商处理状态机，通过自协商可以完成通信两端的能力协调操作。其中SGMII与1000BASE-X在协商页表方面有区别，在该模块中对能力提取功能做了区别处理，保证可以按模式区分SGMII/1000BASE-X所支持的 能力，其他处理以及状态机公用。

单通道不均衡值处理单元(发送侧)负责提供单个的8B/10B编码模块的不均衡值处理，具体原理是下一个编码的输入是前一个编码不均衡值的输出。单通道处理直接将前次输入的不均衡值送给下一次编码即可，如图4所示。从如上的原理分析可以得出该处理只是需要1bit的寄存器，逻辑资源几乎可忽略。

SGMII/1000BASE-X物理编码子层接收侧主要包括单通道对齐码检测单元、单通道不均衡值计算单元、PCS基本接收单元。PCS基本接收单元包括8B/10B解码模块、标准接收状态机模块。

单通道对齐码检测单元：主要是从SERDES接收侧1数据流中找出对齐码，来将数据对齐为发送侧进行并串转换之前的状态。由于串行比特流经过SERDES接收侧1处理恢复的串行值数据边界已经被打乱，所以该处理是需要重新得到10bit数据的边界，是必不可少的。从如上的原理分析可以得出该处理需要40bit左右的寄存器。

单通道不均衡值计算单元(接收侧)：负责提供单通道8B/10B解码模块的不均衡值处理，具体原理是下一个解码操作的不均衡值输入是前一个解码操作不均衡值的输出。单通道处理直接将前次输入的不均衡值送给下一次解码即可。如果发送侧编码错误或者链路不稳定造成数据流异常，接收侧根据不均衡值检查可以较容易检测到错误。

8B/10B解码模块：主要是对对齐后的数据进行8B/10B解码操作，期间还需要检测解码数据的不均衡值正确性、编码码组正确性、控制码合法性的错误，最后将10bit数据重新恢复为8bit有序集合。8bit数据流经过接收状态机模块处理会被重新解封装为GMII模式的数据，同时需要检测各种控制字符与协议符合与否，检测到不合格的有序集码组需要打上错误标记。

标准接收状态机模块：实现了IEEE的标准802.3-2008_section3Figure36-7a、Figure 36-7b。对经过8B/10B解码后的数据进行解封装操作，包括去除开始码/S/、结束码/T/、还原空闲码/I/，同时需要检测码组封装的正确性，对于不合法的封装数据流打上错误标记经由GMII送回MAC层。同时需要根据码组 状态结合标准IEEE的标准802.3-2008_section3Figure 36-9的同步状态机来给出链路同步状态指示。

如图2所示，图中显示了QSGMII的物理编码子层的处理结构图。

QSGMII物理编码子层发送侧将MAC层发送侧0、MAC层发送侧1、MAC层发送侧2、MAC层发送侧3经过4套GMII发出的数据同时做有序集替换插入以及编码处理，其中第1条通道需要对有序集码组做特别处理(将K28.5码组替换为K28.1码组)，编码后位宽度从4×8bit扩展变为4×10bit。物理编码子层将4×10bit的数据流以125Mhz输出到SERDES发送侧2，SERDES发送侧2对并行数据做并串转换转化为串行bit流输出。

此时实际速率为4×10bit×125Mhz＝5Gbps，有效速率为除去8B/10B编码的开销为5Gpbs×8/10＝4Gbps。对于单独的QSGMII的物理编码子层来看其对应的SERDES发送侧2以及SERDES接收侧2仅需要固定工作在40bit位宽的处理模式即可。注意SERDES2发送侧与接收侧位宽实际还是40bit，只是此时固定工作在40bit全部有效的模式下。

QSGMII物理编码子层接收侧接收来自于SERDES接收侧2经过串并转换恢复的40bit并行数据，经过通道重新对齐后做解码操作，其中第1条通道需要对将K28.1还原为K28.5码组以便进行有序集解封装处理，去除有序集码组后将数据流恢复为4套GMII的数据流形式送回MAC层接收侧0、MAC层接收侧1、MAC层接收侧2、MAC层接收侧3。

QSGMII物理编码子层发送侧主要包括4个PCS基本发送单元、4通道不均衡值计算单元以及K28.1码组替换单元。

K28.1码组替换单元主要是用于替换第1个通道的K28.5码组，以便于接收侧检测K28.1码组以对齐通道的数据边界，是QSGMII的特有处理方式。

PCS基本发送单元结构如前所述，QSGMII发送侧需要使用4个PCS基本发送单元，包括PCS基本发送侧0、PCS基本发送侧1、PCS基本发送侧2、PCS基本发送侧3。

4通道不均衡值计算单元(发送侧)：由于链路传播中4条通道码组是使用 同一个SERDES来传播，那么不均衡值实际上是需要表示这4条通道间的关联性，那么不均衡值处理就不应该仅在1条通道中做前后传播。具体实现中是需要将前一个通道编码的码组传输给下一个通道编码的码组，这样实现了不同通道间编码的关联性。具体实施原理结构如图5所示。

QSGMII物理编码子层接收侧主要包括4个PCS基本接收单元、4通道不均衡值计算单元以及4通道对齐码检测单元。

PCS基本接收单元结构如前所述，QSGMII接收侧需要使用4个PCS基本接收单元包括PCS基本接收侧0、PCS基本接收侧1、PCS基本接收侧2、PCS基本接收侧3。

K28.1码组还原单元是用于等待4个通道的数据边界对齐后，将第1个通道的K28.1码组重新恢复为K28.5码组，这样接收侧的QSGMII状态机处理模块与原SGMII/1000BASE-X可以共用一套处理机制。

4通道不均衡值计算单元(接收侧)：由于链路传播中4条通道的码组是使用同一个SERDES来传播，那么不均衡值实际上是需要表示这4条通道间的关联。这样只要有一条通道工作不正确，会造成其他4条通道的不均衡值传播不正确，导致所有通道解码出错。具体实现结构可以见图5。

4通道对齐码检测单元主要是从SERDES数据流中找出对齐码，来将数据对齐为发送侧进行并串转换之前的状态。相比于单通道的处理，在4通道中对齐不仅仅表示了每个通道并行数据的边界，同时也是每条通道数据分割的边界点。当该位置确定，这样所有通道的数据都已经被对齐了。相反如果该位置判断错误，会造成所有通道数据的混乱。

可以看到QSGMII实际上是在4套SGMII的结构上略作调整。从之前的分析得到SGMII实际上可以使用QSGMII的其中的1个PCS基本发送单元与1个PCS基本接收单元，加上单通道不均衡值计算单元(发送侧)、单通道不均衡值计算单元(接收侧)、单通道对齐码检测单元来得到。所以可以将QSGMII结构改造如图3，即为QSGMII/SGMII/1000BASE-X混合PCS处理结构图。图3中SERDES发送侧3与SERDES接收侧3此时无法固定工作于10bit有效或 者40bit有效模式，需要根据此时的控制信号(pcs_mod)来决定此时SERDES3发送侧与接收侧的工作位宽，这样配合PCS层的模块变化即可实现多模式混合PCS实现。

如图3所示，本发明实施例的混合物理编码子层包括：发送模块31，所述发送模块31包括：

4个物理编码子层PCS基本发送单元311，用于对4个介质访问控制MAC层发送侧经4套千兆媒体独立接口GMII发出的数据同时做有序集替换插入以及编码处理；

码组替换选择单元312，用于在编码处理后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.5码组替换为K28.1码组；当混合物理编码子层工作在单通道场景时，不作替换处理；

不均衡值计算处理单元313，用于当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算编码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算编码处理所需的不均衡值。

每个PCS基本发送单元311均包括：

标准发送状态机模块(图中未示出)，用于将一个通道的MAC层发送侧经GMII发出的数据做有序集替换插入处理，将数据封装为适用于8B/10B编码的码组形式；

8B/10B编码模块(图中未示出)，用于对标准发送状态机模块处理好的码流进行8B/10B编码处理，其中，8B/10B编码处理需要不均衡值作为输入；编码处理后将数据发送至SERDES发送侧做并行数据到串行数据的转换；

自协商处理模块(图中未示出)，用于通过自协商完成通信两端的能力协调操作。

所述码组替换选择单元312，还用于根据控制信号，选择是否将第一通道的K28.1码组替换为K28.5码组；

所述不均衡值计算处理单元313，还用于根据控制信号，选择利用4通道不均衡值计算编码处理所需的不均衡值，或是利用单通道不均衡值计算编码处 理所需的不均衡值。

图3中可以看到，相比于原来的QSGMII实现的处理方式而言，主要对几个需要区分单通道与4通道处理的模块加入了模式选择，使用pcs_mod信号来表示当前PCS需要工作在4通道场景下或者是单通道场景下。这样通过详细分析QSGMII与SGMII/1000BASE-X的结构异同就得出了可以工作在3种任意模式下的处理方法。

如图3所示，本发明另一实施例的混合物理编码子层包括：接收模块32，所述接收模块32包括：

对齐码检测处理单元321，用于当混合物理编码子层工作在4通道场景时，利用4通道对齐码检测将从SERDES发出的数据对齐；当混合物理编码子层工作在单通道场景时，利用单通道对齐码检测将从SERDES发出的数据对齐；

码组还原选择单元322，用于在数据对齐后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.1码组恢复为K28.5码组；当混合物理编码子层工作在单通道场景时，不作还原处理；

4个PCS基本接收单元323，对在数据对齐后，对4通道的数据做解码处理以及去除有序集码组，将数据流恢复为GMII的数据流形式发送至4个MAC层接收侧；

不均衡值计算处理单元324，用于当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算解码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算解码处理所需的不均衡值。

每个PCS基本接收单元323均包括：

8B/10B解码模块(图中未示出)，用于对对齐后的数据进行8B/10B解码操作；

标准接收状态机模块(图中未示出)，用于对经过8B/10B解码后的数据去除有序集码组，将数据流恢复为GMII的数据流形式发送至MAC层接收侧。

所述码组还原选择单元322，还用于根据控制信号，选择利用4通道对齐码检测、或是单通道对齐码检测将从SERDES发出的数据对齐；

所述不均衡值计算处理单元324，还用于根据控制信号，选择利用4通道不均衡值计算解码处理所需的不均衡值，或是利用单通道不均衡值计算解码处理所需的不均衡值。

如图3所示，本发明另一实施例的混合物理编码子层包括上述发送模块31和接收模块32。图3的混合物理编码子层主要是对原QSGMII处理结构的码组替换与还原选择单元、不均衡值计算处理单元、对齐码检测处理单元做了选择处理。

对齐码检测处理单元结合了4通道对齐码检测单元与单通道对齐码检测单元，根据pcs_mod来决定使用哪个单元做处理。

不均衡值计算处理单元结合了4通道不均衡值计算单元与单通道不均衡值计算单元，根据pcs_mod来决定使用哪个单元做处理。

根据pcs_mod来决定是否做原K28.1的码组替换与还原操作。当工作在QSGMII模式(即4通道工作场景)时，K28.1码组操作如前所述，当工作在SGMII/1000BASE-X模式(即单通道工作场景)时，直接流水线延迟一拍输出。

图6为本发明实施例的混合物理编码子层的数据发送方法的流程示意图，如图6所示，所述混合物理编码子层的数据发送方法包括以下步骤：

步骤601：接收MAC层发送侧通过GMII发送的数据。

步骤602：对所述数据进行有序集替换插入以及编码处理，其中，进行编码处理时，当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算编码处理所需的不均衡值，当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算编码处理所需的不均衡值。

具体地，将一个通道的MAC层发送侧经GMII发出的数据做有序集替换插入处理，将数据封装为适用于8B/10B编码的码组形式；

对处理好的码流进行8B/10B编码处理，其中，8B/10B编码处理需要不均衡值作为输入。

之后，通过自协商完成通信两端的能力协调操作。

步骤603：当混合物理编码子层工作在4通道场景时，将第一通道的K28.5 码组替换为K28.1码组，并发送至SERDES发送侧做并行数据到串行数据的转换；当混合物理编码子层工作在单通道场景时，不作替换处理，直接将数据发送至SERDES发送侧做并行数据到串行数据的转换。

图7为本发明实施例的混合物理编码子层的数据接收方法的流程示意图，如图7所示，所述混合物理编码子层的数据接收方法包括以下步骤：

步骤701：当混合物理编码子层工作在4通道场景时，利用4通道对齐码检测将从SERDES发出的数据对齐；当混合物理编码子层工作在单通道场景时，利用单通道对齐码检测将从SERDES发出的数据对齐。

步骤702：在数据对齐后，当混合物理编码子层工作在4通道场景时，将第一通道的K28.1码组恢复为K28.5码组；当混合物理编码子层工作在单通道场景时，不作还原处理。

步骤703：在数据对齐后，对4通道的数据做解码处理以及去除有序集码组，将数据流恢复为GMII的数据流形式发送至4个MAC层接收侧；其中，当混合物理编码子层工作在4通道场景时，利用4通道不均衡值计算解码处理所需的不均衡值；用于当混合物理编码子层工作在单通道场景时，利用单通道不均衡值计算解码处理所需的不均衡值。

具体地，对对齐后的数据进行8B/10B解码操作；对经过8B/10B解码后的数据去除有序集码组，将数据流恢复为GMII的数据流形式发送至MAC层接收侧。

相比于原来QSGMII实现逻辑资源增加了大约62bit寄存器以及3个2选1选择器资源，相比于原整体逻辑消耗，增加的资源微乎其微，几乎没有增加任何额外资源消耗。相比于4通道处理，单通道不均衡值计算单元(发送侧)、单通道不均衡值计算单元(接收侧)、单通道对齐码检测单元的功能相对要简单许多，相应的在原QSGMII逻辑基础上增加这些模块大约增加了1％的资源，几乎可以忽略不计。相比于直接使用SGMII/1000BASE-X加上QSGMII的物理编码子层设计可以至少节约1/4的资源消耗。

目前也有其他相关专利技术有多模式以太网架构的实现，然而关注重点在 于复杂的设计思路和新型的架构处理，却并未有考虑到QSGMII与SGMII/1000BASE-X结构的相似性以及资源的复用性上。对于多种以太模式的处理上可以归纳为几种处理方法:

采用多个不同速率的物理编码子层，在进入SERDES前做选择，达到实现多种速率共同工作的目的。该种处理方式较大的浪费了资源，成本较高。

采用非标准处理，将大带宽分频复用于小速率。例如1个1Gbps速率的接口实际上可以用于传输10个100Mbps的接口。这样实际上是类似于QSGMII的处理方法，也就是10个100M接口全部使用为1G，单个100M接口单独使用即为实现了100M。该种处理方式缺点在与不是标准接口，无法与100M标准接口对接。本发明QSGMII工作于单通道模式虽然也实现了速率为1Gbps，然而单独的QSGMII是无法与SGMII对接的(虽然速率一致)，所以本发明通过资源复用同时实现了QSGMII/SGMII的功能。

相比于其余现有技术，本发明详细分析了几种模式结构的异同，巧妙并且效率极高的进行了逻辑资源的复用，达到了实现低成本多模式物理编码子层端口的处理实现，对外支持1000BASE-X/SGMII/QSGMII来满足不同场景的应用需求以及与不同厂家的接口进行对接。

需要理解的是，虽然本说明书按照实施方式进行了具体的描述，但是某些结构细节与技术细节经过适当变换后，也可形成本领域技术人员可以理解的其他实施方式。上文的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用于限制本发明的保护范围，凡未脱离本发明精神的等效实施方式或者变更均在本发明的保护范围内。