一种软硬件协同验证用于交换机的流量监测器的制作方法

本发明属于通信领域，应用于交换机测试，尤其涉及一种基于可编程逻辑的交换机流量监测器。

背景技术：

交换机作为现代大型网络系统的基础，在信息交换，高速数据传输领域有责非常重要的作用，尤其是基于光纤通信的FC高速数据传输交换机的研究和设计成为了近年来的研究热点，所以高速交换机的功能和性能的验证和测试也成为了交换机研究一个重要方向。

现行的高速交换机验证方法多数是基于逻辑分析仪和软件平台进行功能和性能验证，但是由于逻辑分析仪十分昂贵，验证成本高昂，不是一般设计者可以承受的。软件验证成本低廉灵活，但是软件验证忽略了硬件设计中的一些延时等等信息，会影响验证结果的精确性。所以一种成本低，结果准确、可靠的验证方案是十分有必要的。

技术实现要素：

本发明的目的在于提供一种基于可编程逻辑的，通过软硬件协同工作的验证结构，用于高速交换机的一种成本低廉的，易于实现的流量监测的解决方案，实现对交换机功能和性能的基本验证。

该解决方案的主要实现方式为：由于高速交换机的数据传输速度非常快，在一定时间里数据量很大，如果采用将数据全部采集，然后上传到软件处理的一般方式，一定会对传输总线和微处理器的要求极高，而且随着交换机的接口增加，对传输总线和微处理器的要求也越来越高。为了解决传输总线的带来的问题，就出现了软硬件协同工作的基本方式。基于以上的问题和思路，提出了一种软硬件系统验证用于交换机的流量监测器的解决方案，包括以下具体内容：本方案中采用门控信号对一段时间内的信号进行采集，然后将采集到的相关信息上传到微处理器按需要进行具体的处理，实现对性能和功能的测试和验证。由于交换机的高速度，一段时间内的数据量完全具有代表意义，而且可以多次进行采集，提高数据的可信度。具体模块和功能包括：

(1)在门控信号有效的时间内采集的信息包括：交换机各个端口的输入、输出数据量。其对数据量的采集通过硬件监测交换机的输入输出使能来完成，对采集到的门控信号有效时间范围内的数据信息上传到未处理器进行具体处理和分析。

(2)在验证的整个过程中对交换机输出端的FIFO进行读取(在FC交换机中分为MSG FIFO读取和DATA FIFO的读取，该方案也适用于其他类型交换机，只需进行相应的设计即可)：在交换机中数据按照具体的内部帧进行传输，FIFO的信号读取严格的按照帧为单位进行读取。

(3)在验证的整个过程中将从FIFO中读取出来的MSG信息和DATA信息进行处理，提取数据中的时间戳以用于时间延时计算，以验证之前预先设定的规则对数据的正确性进行验证，并将结果上传到交换机中进行后续处理和分析。

(4)在门控信号有效的时间内采集的信息包括：交换机各个端口输出数据的延时，延时的计算通过提取数据中的时间戳(如低3条所述进行提取)，将提取的时间戳与当前的时间进行对比以获得数据的延时，并且进行统计在门控信号有效信号内统计最小数据帧延时和最大数据帧延时，总数据帧延时。然后在门控信号有效的时间段后，立即将最小数据帧延时，最大数据帧延时，总数据帧延时信息上传微处理器进行后续处理和分析。

本发明提出的基于可编程逻辑为高速交换机提供一种成本低，易于实现，可靠性高的解决方案。本方案中，硬件设计采用verilog HDL语言进行RTL级代码完成总体的木块花设计后，设计为IP作为微处理器的外设进行挂载，软件平台采用C语言进行基本描述和信息的处理、配置等。通过软硬件的协同工作，既能解决软件验证高速交换机验证困难，又能解决通过逻辑分析仪验证成本高的问题，为交换机验证提供 了一种可行的验证方案。

在此基础上，本发明还提供给了一种与该解决方案对应的一种基于软硬件协同验证用于交换机的流量监测器。

附图说明

图1为交换机验证结构框图。

图2为交换机验证详细结构图。

图3为Power PC与硬件模块交互流程图。

图4为吞吐率硬件模块构框图。

图5为帧检错硬件模块构框图。

图6为帧延时统计硬件模块构框图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明实施例中，一种软硬件协同验证用于交换机的流量监测的方法，包括以下具体步骤：基于可编程逻辑和嵌入式微处理器设计方法，采用Verilog HDL硬件描述语言编写RTL级代码进行硬件部分的模块化设计，使用C语言完成对微处理器短的相关设计。其中硬件部分的功能包括：实现监测交换机的读写失能，完成对交换机各个端口在门控信号有效时间范围内的输入、输出数据量；实现对读MSG FIFO、DATA FIFO的时序控制；实现交换机输出数据的帧错误检测和时间错的提取；实现通过提取的时间戳完成对延时的激素啊和统计。软件部分的功能包括：实现对上传的流量信息统计，完成吞吐率计算；实现对错误帧数量的统计，完成交换机数据传输错误率的分析；实现上传的延时统计和分析。

具体的，在本发明实施例中，如图1所示，该解决方案通过软硬件平台的协同验证为交换机提供了一个完整的验证环境，其中该完整结构的硬件平台的模块化设计都是采用verilog HDL硬件描述语言编写RTL级代码完成模块化设计，软件平台的设计则是采用C语言进行描述，软件平台和硬件平台之间的通信则是采用PLB总线进行通信。

如图2所示该软硬件协同仿真的验证平台的详细结构，在实际交换中，光纤数据串行进入FC线卡，经过串并转换，将并行的32bit数据写入FC_REC_FIFO(交换机输入端FIFO)中，经过交换结构输出到FC_TRAN_FIFO(交换机输出端FIFO)，再经FC线卡进行并串转换，经由光纤串行输出完成交换。

在验证方案中，通过微处理器(本设计中为Power PC)控制帧生成模块产生数据，数据符合FC线卡转换后的数据格式；帧统计模块将数据通过帧头信息和预先设定的规则进行检错，并对帧数和错误帧数进行统计；通过数据帧帧头包含的时间戳，对延时进行统计。

在本实施例中，Power PC的工作频率为400MHz，通过PLB总线与各个IP模块进行通信交互。在初始化过程中Power PC将配置各个IP寄存器，初始化完成后，Power PC将轮询查询各个IP的寄存器的状态后，然后对寄存器进行读取或配置。

在本实施例中，PowerPC与硬件模块之间的交互流程如图3所示，PowerPC和硬件模块之间的交互通过PLB总线和相关寄存器来完成，通过硬件置数据有效标志位(图中reg2)和数据相关的寄存器，然后在Power PC读完数据后通过寄存器(图中reg1)将读完成信号发送给硬件，然后硬件置位标志位，

完成一次数据交互，准备下一次数据交互。本交互流程使用与本设计中的所有硬件模块和Power PC之间的数据交互过程。

在本实施例中，吞吐率统计硬件模块结构如图4所示，该模块挂载在SPLB总线上。该统计模块在门控信号sec_en有效(即sec_en＝＝1)时间范围内通过检测输入、输出端的使能信号来完成对输入输出信 息的统计，在sec_en无效的下降沿后将统计结果的交换机接收的数据总量、交换机输出的数据总量保存至交互寄存器reg0、reg3寄存器中，然后通过SPLB总线上传到Power PC中计算吞吐率，在本设计中吞吐率定义为单位时间内，在不丢失帧的情况下所能转发的最大数据量，流量源按最高数据速率发送时的输出带宽利用率，100％吞吐率纪委输出带宽完全利用。Power PC通过统计输入端的最大带宽利用率和每次输出的带宽利用率计算出每次门控信号有效的吞吐率，然后再多次测试，取平均值，提高结果的可靠性。

在本实施例中，帧检错硬件部分模块如图5所示，该模块挂载在SPLB总线上。该模块在验证的过程中一直工作，当帧数据读取的时候，帧检错模块按照预先设定的规则进行检测，将检测结果通过PLB总线发送到Power PC微处理器中完成帧数据错误统计，该模块交互除了reg1、reg2两个握手交互寄存器外就是帧数据错误类型寄存器reg0，由于reg0是32位寄存器，本设计中为4个端口每个端口占用八位进行错误类型表达。

帧检错模块由于直接处理数据，本实施例中数据戳放置在数据中，该模块还要完成时间戳的提取，并且时间戳提取发送相应的信号(本设计中为Nx_en)，然后将时间戳相关的信号输出到帧延时模块，用时间戳信号来完成延时的计算和统计。

在本实施例中，吞吐率统计硬件模块结构如图6所示，该模块挂载在SPLB总线上。该统计模块在门控信号sec_en有效(即sec_en＝＝1)时间范围内通过检测输入的时间戳有效信号和时间戳的值，通过与当前时间值进行比较获得帧延时大小，其中本实施中的参考时间通过固定频率的时钟信号的计数器残生(即输入端的counter_32)，然后在sec_en无效的下降沿后将统计的时间延迟结果最大延时，最小延时，总延时发送到Power PC微处理器中。

在本实施例中Power PC只是实现一些简单的数据统计功能，还可以将数据统计结果保存并发送到PC上来进行更加直观的分析，如果在验证需要的情况下可以使用Power PC完成更加丰富的功能以保证验证的具体效果。

相比与现有技术的缺点和不足，本发明具有以下有益效果：

(1)本发明采用了可编程逻辑和微处理器协同工作，将软件和硬件进行统一来完成验证需要的具体要求，并且软件和硬件的功能分工可以根据具体要求进行划分。

(2)本发明的验证系统的信息采集部分通过硬件来完成，使验证结构更加接近被验证系统，是验证结果更加精确。

(3)本发明具有使验证结构模块成本低廉、易于实现、结果准确，并且将结果通过微处理器和PC进行保存，便于多次实验进行结果对比和直观分析。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。