一种运用4b/6b技术和运用双伪随机码扩频的方法与流程

无线扩频通信。

技术背景

在传统无线扩频通信中，运用双伪随机码进行扩频，一个基带符号仅传输1比特数据。

本发明公开了一个新的运用双伪随机码进行扩频的方法。利用这种方法建立的信道，采用16比特数据格式时，一个基带符号可以传输1.6比特数据。也就是说，我们可以把数据速率提高到原来的1.6倍。

技术实现要素：

本发明公开了一种4b/6b编码方法。这个4b/6b编码方法把4比特二元码编成6比特二元码，这个6比特二元码含有3个0和3个1。我们把要编码的4比特二元码记为abcd，用符号-记非运算符。所公开的方法包括以下步骤：

a)当d＝1时，把abcd编成abc；

b)当cd＝10时，把abcd编成abb；

c)当cd＝00时，把abcd编成aab。

本发明公开了一个4b/6b编码器的构造。这个4b/6b编码器把4比特二元码编成6比特二元码，这个6比特二元码含有3个0和3个1。这个4b/6b编码器由以下设备组成：

a)一个4b/8b曼彻斯特编码器。这个4b/8b曼彻斯特编码器的输入是本4b/6b编码器的输入，它把输入所述4比特二元码中的1和0分别替换成10和01得到8比特二元码；

b)一个模2加法器、三个与门和五个异或门。这个4b/6b编码器的6个输出由曼彻斯特编码器的第一个输出、第二个异或门的输出、第三个异或门的输出、第四个异或门的输出、第五个异或门的输出和模2加法器的输出组成。第一个与门的两个输入分别是4b/8b曼彻斯特编码器的第6个输出和第8个输出。第一个异或门的两个输入分别是4b/8b曼彻斯特编码器的第2个输出和第3个输出。第二个与门的两个输入分别是第一个与门的输出和第一个异或门的输出。第三个与门的两个输入分别是4b/8b曼彻斯特编码器的第3个输出和第8个输出。第二个异或门的两个输入分别是4b/8b曼彻斯特编码器的第2个输出和第一个与门的输出。第三个异或门的两个输入分别是4b/8b曼彻斯特编码器的第3个输出和第二个与门的输出。第四个异或门的两个输入分别是4b/8b曼彻斯特编码器的第7个输出和第三个异或门的输出。第五个异或门的两个输入分别是4b/8b曼彻斯特编码器的第5个输出和第三个与门的输出。模2加法器有三个输入端口，它的三个输入分别是4b/8b曼彻斯特编码器的第7个输出、第一个与门的输出和第5个异或门的输出。

本发明公开了一种4b/6b译码方法。这个4b/6b译码方法把6比特二元码译成4比特二元码。我们把要译码的6比特二元码记为abcdef。所公开的译码方法包括以下步骤：

a)当c≠d时，把abcdef译成acd1；

b)当e＝f时，把abcdef译成ac10；

c)当a＝b时，把abcdef译成ae00。

本发明公开了一个4b/6b译码器的构造。这个4b/6b译码器把6比特二元码译成4比特二元码，它有6个输入端口和4个输出端口。这个4b/6b译码器由两个非门、三个与门和五个异或门组成。这个4b/6b译码器的4个输出由本4b/6b译码器的第一个输入、第四个异或门的输出、第五个异或门的输出和第三个异或门的输出组成。第一个异或门的两个输入分别是本4b/6b译码器的第一个输入和第二个输入。第二个异或门的两个输入分别是本4b/6b译码器的第三个输入和第五个输入。第一个非门的输入是第一个异或门的输出。第一个与门的两个输入分别是第二个异或门的输出和第一个非门的输出。第三个异或门的两个输入分别是本4b/6b译码器的第三个输入和第四个输入。第二个非门的输入是第三个异或门的输出。第二个与门的两个输入分别是本4b/6b译码器的第五个输入和第三个异或门的输出。第三个与门的两个输入分别是第一个异或门的输出和第二个非门的输出。第四个异或门的两个输入分别是本4b/6b译码器的第三个输入 和第一个与门的输出。第五个异或门的两个输入分别是第二个与门的输出和第三个与门的输出。

本发明公开了一种扩频方法。这个扩频方法依赖于给定的两个长为N的二元扩频码。每个扩频码中1的个数比0的个数多1。这个扩频方法把16比特二元码扩频成10N比特二元码，它包括以下步骤：

a)把要扩频的16比特二元码截断成一个6比特二元码和一个10比特的二元码；

b)用一个固定算法把步骤a中的6比特二元码编成10比特二元码，这个10比特二元码含有5个0和5个1。这个固定算法可以用一个2b/4b曼彻斯特编码方法和本发明公开的4b/6b编码方法合并组成；

c)把步骤b得到的10比特二元码的每个比特重复N次，得到一个10N比特二元码；

d)用给定的两个长为N的二元扩频码分别替换步骤a中的10比特二元码中的0和1，得到一个10N比特的二元码；

e)把步骤c和步骤d得到的两个10N比特二元码逐比特做异或运算，得到的10N比特二元码就是本扩频方法生成的二元码。

本发明公开了一个扩频器的构造。这个扩频器依赖于一个给定的正整数参数N，它把16比特二元码扩频为一个10N比特二元码。所公开的扩频器由以下设备组成；

a)一个分解器。这个分解器的输入是本扩频器的输入，它有两个输出端门。这个分解器第一个输出端口并行输出输入分解器的16比特二元码的最前面6个比特。这个分解器第二个输出端口逐比特输出输入分解器的16比特二元码的最后10个比特；

b)一个6b/10b编码器。这个6b/10b编码器的输入是分解器的第一个输出端口的输出。这个6b/10b把并行输入的6比特二元码编成10比特二元码，这个10比特二元码含有5个0和5个1。这个6b/10b编码器可以用一个2b/4b曼彻斯特编码器和一个权利要求2所述4b/6b编码器合并组成；

c)一个初态选择器和一个扩频码生成器。初态选择器的输入是分解器第二个输出端口的输出。初态选择器每读入一个比特就输出一个初态给扩频码生成器。扩频码生成器根据其初态输出扩频码，扩频码中1的个数比0的个数多1；

d)一个码片速率时钟。这个码片速率时钟使得扩频码生成器的逐比特输出速率是6b/10b编码器的逐比特输出速率的N倍；

e)一个异或门。这个异或门把扩频码生成器的逐比特输出和6b/10b编码器的逐比特输出做异或运算后生成本扩频器的输出。

本发明公开了一个发射机的构造。这个发射机由以下设备组成：

a)一个扩频器。这个扩频器的输入就是本发射机的输入，它把输入的数据扩频成为一些扩频码和它们的反码组成的序列。扩频码中1的个数比0的个数多1。这个扩频器可以是本发明公开的扩频器；

b)一个码片波形调制器。这个码片波形调制器把扩频器的输出调制成相应的波形；

c)一个振荡器。这个振荡器输出本发射机需要的余弦载波；

d)一个移相器。这个移相器把振荡器输出的载波转化为正弦载波；

e)两个乘法器。这两个乘法器把码片波形调制器输出的波形分别与振荡器输出的载波相乘和移相器输出的载波相乘；

f)一个加法器。这个加法器把两个乘法器的输出相加；

g)一个宽带滤波器。这个宽带滤波器过滤掉加法器输出的波形的带外频率，它的输出就是本发射机的发射信号。

本发明公开了一种解扩方法。这个解扩方法依赖于给定的两个长为N的二元扩频码。扩频码中1的个数比0的个数多1。这个解扩方法把长为10N的实数序列解扩成16比特二元码，它包括以下步骤：

a)把要解扩的长为10N的实数序列截分成10段长为N的实数序列，把每段长为N的实数序列换成给定的两个长为N的扩频码和它们的反码中与之具有最大相关系数的二元码，由此得到一个由10段 长为N的二元码构成的长为10N的二元码。这里，长为N的实数序列与长为N的二元码的相关系数是这个长为N的实数序列与这个长为N的二元码的双极性码逐位相乘后求和得到；

b)把步骤a中的分成10段的长为10N的二元码中每段长为N的二元码换成它们的汉明重量的奇偶性，得到一个10比特二元码；

c)用一个固定的译码算法把步骤b得到的10比特二元码译成6比特二元码。这个译码算法可以由一个2b/4b曼彻斯特译码算法和本发明公开的译码方法合并组成；

d)建立给定的两个长为N的二元扩频码与0、1之间的一一对应，根据这个一一对应把步骤a中的分成10段的长为10N的二元码中每段长为N的二元码或者直接换成0和1，或者换成它们的反码后再换成0和1，由此得到一个10比特二元码；

e)把步骤c译码得到的6比特二元码和步骤d得到的10比特二元码合并成一个16比特的二元码作为本解扩方法得到的码。

本发明公开了一个序列解扩器的构造。这个序列解扩器依赖于一个给定的正整数参数N，它把长为10N的实数序列解扩成16比特二元码。所公开的序列解扩器由以下设备组成：

a)一个扩频码生成器。这个扩频码生成器有两个输出端口，它们同步输出两个长为N的二元扩频码，每个扩频码中1的个数比0的个数多1；

b)一个同步器。这个同步器控制所述扩频码生成器；

c)两个相关器。这两个相关器都有两个输入端口，它们的第一个输入端口每次连续读取输入本序列解扩器的长为10N的实数序列的N位。这两个相关器的第二个输入分别是扩频码生成器的两个输出。每个相关器的输出它们的两个输入序列的相关系数。这里，两个输入序列的相关系数是第一个输入序列与第二个输入序列的双极性序列逐位相乘后求和得到；

d)两个判决器。这两个判决器都有两个输入端口，它们的两个输入都是两个相关器的输出。第一个判决器输出命题“所输入的两个相关系数中第一个的绝对值较大”的真值。第二个判决器输出命题“所输入的两个相关数中的绝对值最大的是正数”的真值；

e)一个6b/10b译码器。这个6b/10b译码器把第二个判决器的连续10个输出进行译码，得到一个6比特二元码。这个6b/10b译码器可以是一个2b/4b曼彻斯特译码器和本发明公开的4b/6b译码器合并组成；

f)一个合并器。这个合并器把6b/10b译码器输出的6比特二元码和第一个判决器连续输出的10个比特合并成一个16比特二元码作为本序列解扩器的输出。

本发明公开了一个窄带接收机的构造，它由以下设备组成：

a)射频前端；

b)一个振荡器。这个振荡器输出本发射机所用的余弦载波；

c)一个同步器。这个同步器控制振荡器；

d)一个移相器。这个移相器把振荡器输出的载波转化为正弦载波；

e)两个乘法器。这两个乘法器把射频前端输出的波形分别与振荡器输出的余弦载波和移相器输出的正弦载波相乘；

f)一个加法器。这个加法器把所述两个乘法器输出的波形相加；

g)一个积分采样器。这个积分采样器对所述加法器输出的波形分段按1比特扩频码所占时长积分；

h)一个序列解扩器。这个序列解扩器对积分采样器的输出进行解扩得到本窄带接收机的输出。这个序列解扩器可以是本发明公开的序列解扩器。

本发明公开了一种解扩方法。这个解扩方法依赖于给定的两个长为N的二元扩频码及传输一个长为N的二元扩频码所占用的时长T。这两个扩频码中1的个数比0的个数多1。这个解扩方法把时长10T的波形解扩成16比特二元码，它包括以下步骤：

a)把给定的两个长为N的扩频码分别调制成两个周期T、时长10T的矩形脉冲波形；

b)把要解扩的时长10T的波形分别与步骤a的两个周期T、时长10T的矩形脉冲波形相乘，得到两个时长10T的波形；

c)对步骤b得到的两个时长10T的波形分段按时长T积分，得到两个长为10的实数序列；

d)依次对i从1到10，取命题“由步骤c得到的两个序列的第i项中绝对值较大是正数”的真值，由此得到一个长为10的二元序列；

e)用一个固定的译码算法把步骤d得到的10比特译成6比特二元码。这个译码算法可以由一个2b/4b曼彻斯特译码算法和本发明公开的译码方法合并组成；

f)依次对i从1到10，取命题“由步骤c得到的两个序列的第i项中第一个的绝对值较大”的真值，由此得到一个长为10的二元序列；

g)把步骤e译码得到的6比特二元码和步骤f得到的长为10的二元序列合并成一个16比特二元码作为本解扩方法得到的码。

本发明公开了一个波形解扩器的构造。这个波形解扩器依赖于一个给定的正整数参数N及传输一个长为N的扩频码所占用的时长T。这个波形解扩器把时长10T的波形解扩成16比特二元码，它由以下设备组成：

a)一个扩频波形生成器。这个扩频波形生成器有两个输出端口，它们同步输出两个长为N的二元扩频码的矩形脉冲波形。这两个矩形脉冲波形时长10T、周期为T；

b)一个同步器。这个同步器控制扩频波形生成器；

c)两个乘法器。这两个乘法器把输入波形解扩器的时长10T的波形分别与扩频波形生成器输出的两个波形相乘；

d)两个积分器。这两个积分器分别对两个乘法器输出的两个时长10T的波形分段按时长T积分，输出得到两个长为10的实数序列；

e)两个判决器。这两个判决器都有两个输入端口，它们都逐位读入所述两个积分器的输出。第一个判决器依次输出命题“所输入的两个数中第一个的绝对值较大”的真值。第二个判决器依次输出命题“所输入的两个数中的绝对值最大的是正数”的真值；

f)一个6b/10b译码器。这个6b/10b译码器把第二个判决器的连续10个输出进行译码，得到一个6比特二元码。这个6b/10b译码器可以是一个2b/4b曼彻斯特译码器和本发明公开的4b/6b译码器合并组成；

g)一个合并器。这个合并器把6b/10b译码器输出的6比特二元码和第一个判决器连续输出的10个比特合并成一个16比特的二元码作为本波形解扩器的输出。

本发明公开了一个宽带接收机的构造，它由以下设备组成：

a)射频前端；

b)一个振荡器。这个振荡器输出本发射机所用的余弦载波；

c)一个同步器。这个同步器控制振荡器；

d)一个移相器。这个移相器把所述振荡器输出的载波转化为正弦载波；

e)两个乘法器。这两个乘法器把射频前端输出的波形分别与振荡器输出的余弦载波和移相器输出的正弦载波相乘；

f)一个加法器。这个加法器把两个乘法器输出的波形相加；

g)一个波形解扩器。这个波形解扩器对加法器的输出进行解扩得到本宽带接收机的输出。这个波形解扩器可以是本发明公开的波形解扩器。

附图说明

附图1是一个4b/6b编码器的结构图。这个4b/6b编码器把4比特二元码编成6比特二元码，这个6 比特二元码含有3个0和3个1。这个4b/6b编码器由以下设备组成：

a)一个4b/8b曼彻斯特编码器。这个4b/8b曼彻斯特编码器的输入是本4b/6b编码器的输入，它把输入所述4比特二元码中的1和0分别替换成10和01得到8比特二元码；

b)一个模2加法器、三个与门和五个异或门。这个4b/6b编码器的6个输出由曼彻斯特编码器的第一个输出、第二个异或门的输出、第三个异或门的输出、第四个异或门的输出、第五个异或门的输出和模2加法器的输出组成。第一个与门的两个输入分别是4b/8b曼彻斯特编码器的第6个输出和第8个输出。第一个异或门的两个输入分别是4b/8b曼彻斯特编码器的第2个输出和第3个输出。第二个与门的两个输入分别是第一个与门的输出和第一个异或门的输出。第三个与门的两个输入分别是4b/8b曼彻斯特编码器的第3个输出和第8个输出。第二个异或门的两个输入分别是4b/8b曼彻斯特编码器的第2个输出和第一个与门的输出。第三个异或门的两个输入分别是4b/8b曼彻斯特编码器的第3个输出和第二个与门的输出。第四个异或门的两个输入分别是4b/8b曼彻斯特编码器的第7个输出和第三个异或门的输出。第五个异或门的两个输入分别是4b/8b曼彻斯特编码器的第5个输出和第三个与门的输出。模2加法器有三个输入端口，它的三个输入分别是4b/8b曼彻斯特编码器的第7个输出、第一个与门的输出和第5个异或门的输出。

附图2是一个4b/6b译码器的结构图。这个4b/6b译码器把6比特二元码译成4比特二元码，它有6个输入端口和4个输出端口。这个4b/6b译码器由两个非门、三个与门和五个异或门组成。这个4b/6b译码器的4个输出由本4b/6b译码器的第一个输入、第四个异或门的输出、第五个异或门的输出和第三个异或门的输出组成。第一个异或门的两个输入分别是本4b/6b译码器的第一个输入和第二个输入。第二个异或门的两个输入分别是本4b/6b译码器的第三个输入和第五个输入。第一个非门的输入是第一个异或门的输出。第一个与门的两个输入分别是第二个异或门的输出和第一个非门的输出。第三个异或门的两个输入分别是本4b/6b译码器的第三个输入和第四个输入。第二个非门的输入是第三个异或门的输出。第二个与门的两个输入分别是本4b/6b译码器的第五个输入和第三个异或门的输出。第三个与门的两个输入分别是第一个异或门的输出和第二个非门的输出。第四个异或门的两个输入分别是本4b/6b译码器的第三个输入和第一个与门的输出。第五个异或门的两个输入分别是第二个与门的输出和第三个与门的输出。

附图3是本发明公开的扩频器的结构图。这个扩频器依赖于一个给定的正整数参数N，它把16比特二元码扩频为一个10N比特二元码。所公开的扩频器由以下设备组成：

a)一个分解器。这个分解器的输入是本扩频器的输入，它有两个输出端口。这个分解器第一个输出端口并行输出输入分解器的16比特二元码的最前面6个比特。这个分解器第二个输出端口逐比特输出输入分解器的16比特二元码的最后10个比特；

b)一个6b/10b编码器。这个6b/10b编码器的输入是分解器的第一个输出端口的输出。这个6b/10b把并行输入的6比特二元码编成10比特二元码，这个10比特二元码含有5个0和5个1。这个6b/10b编码器可以用一个2b/4b曼彻斯特编码器和一个权利要求2所述4b/6b编码器合并组成；

c)一个初态选择器和一个扩频码生成器。初态选择器的输入是分解器第二个输出端口的输出。初态选择器每读入一个比特就输出一个初态给扩频码生成器。扩频码生成器根据其初态输出扩频码，扩频码中1的个数比0的个数多1；

d)一个码片速率时钟。这个码片速率时钟使得扩频码生成器的逐比特输出速率是6b/10b编码器的逐比特输出速率的N倍；

e)一个异或门。这个异或门把扩频码生成器的逐比特输出和6b/10b编码器的逐比特输出做异或运算后生成本扩频器的输出。

附图4是本发明公开的发射机的结构图。这个发射机由以下设备组成：

a)一个扩频器。这个扩频器的输入就是本发射机的输入，它把输入的数据扩频成为一些扩频码和它们的反码组成的序列。扩频码中1的个数比0的个数多1。这个扩频器可以是本发明公开的扩频器；

b)一个码片波形调制器。这个码片波形调制器把扩频器的输出调制成相应的波形；

c)一个振荡器。这个振荡器输出本发射机需要的余弦载波；

d)一个移相器。这个移相器把振荡器输出的载波转化为正弦载波；

e)两个乘法器。这两个乘法器把码片波形调制器输出的波形分别与振荡器输出的载波相乘和移相器输出的载波相乘；

f)一个加法器。这个加法器把两个乘法器的输出相加；

g)一个宽带滤波器。这个宽带滤波器过滤掉加法器输出的波形的带外频率，它的输出就是本发射机的发射信号。

附图5是本发明公开的序列解扩器的结构图。这个序列解扩器依赖于一个给定的正整数参数N，它把长为10N的实数序列解扩成16比特二元码。所公开的序列解扩器由以下设备组成：

a)一个扩频码生成器。这个扩频码生成器有两个输出端口，它们同步输出两个长为N的二元扩频码，每个扩频码中1的个数比0的个数多1；

b)一个同步器。这个同步器控制所述扩频码生成器；

c)两个相关器。这两个相关器都有两个输入端口，它们的第一个输入端口每次连续读取输入本序列解扩器的长为10N的实数序列的N位。这两个相关器的第二个输入分别是扩频码生成器的两个输出。每个相关器的输出它们的两个输入序列的相关系数。这里，两个输入序列的相关系数是第一个输入序列与第二个输入序列的双极性序列逐位相乘后求和得到；

d)两个判决器。这两个判决器都有两个输入端口，它们的两个输入都是两个相关器的输出。第一个判决器输出命题“所输入的两个相关系数中第一个的绝对值较大”的真值。第二个判决器输出命题“所输入的两个相关数中的绝对值最大的是正数”的真值；

e)一个6b/10b译码器。这个6b/10b译码器把第二个判决器的连续10个输出进行译码，得到一个6比特二元码。这个6b/10b译码器可以是一个2b/4b曼彻斯特译码器和本发明公开的4b/6b译码器合并组成；

f)一个合并器。这个合并器把6b/10b译码器输出的6比特二元码和第一个判决器连续输出的10个比特合并成一个16比特二元码作为本序列解扩器的输出。

附图6是本发明公开的窄带接收机的结构图。它由以下设备组成：

a)射频前端；

b)一个振荡器。这个振荡器输出本发射机所用的余弦载波；

c)一个同步器。这个同步器控制振荡器；

d)一个移相器。这个移相器把振荡器输出的载波转化为正弦载波；

e)两个乘法器。这两个乘法器把射频前端输出的波形分别与振荡器输出的余弦载波和移相器输出的正弦载波相乘；

f)一个加法器。这个加法器把所述两个乘法器输出的波形相加；

g)一个积分采样器。这个积分采样器对所述加法器输出的波形分段按1比特扩频码所占时长积分；

h)一个序列解扩器。这个序列解扩器对积分采样器的输出进行解扩得到本窄带接收机的输出。这个序列解扩器可以是本发明公开的序列解扩器。

附图7是本发明公开的波形解扩器的结构图。这个波形解扩器依赖于一个给定的正整数参数N及传输一个长为N的扩频码所占用的时长T。这个波形解扩器把时长10T的波形解扩成16比特二元码，它由以下设备组成：

a)一个扩频波形生成器。这个扩频波形生成器有两个输出端口，它们同步输出两个长为N的二元扩频码的矩形脉冲波形。这两个矩形脉冲波形时长10T、周期为T；

b)一个同步器。这个同步器控制扩频波形生成器；

c)两个乘法器。这两个乘法器把输入波形解扩器的时长10T的波形分别与扩频波形生成器输出的两个波形相乘；

d)两个积分器。这两个积分器分别对两个乘法器输出的两个时长10T的波形分段按时长T积分，输出得到两个长为10的实数序列；

e)两个判决器。这两个判决器都有两个输入端口，它们都逐位读入所述两个积分器的输出。第一个判决器依次输出命题“所输入的两个数中第一个的绝对值较大”的真值。第二个判决器依次输出命题“所输入的两个数中的绝对值最大的是正数”的真值；

f)一个6b/10b译码器。这个6b/10b译码器把第二个判决器的连续10个输出进行译码，得到一个6比特二元码。这个6b/10b译码器可以是一个2b/4b曼彻斯特译码器和本发明公开的4b/6b译码器合并组成；

g)一个合并器。这个合并器把6b/10b译码器输出的6比特二元码和第一个判决器连续输出的10个比特合并成一个16比特的二元码作为本波形解扩器的输出。

附图8是本发明公开了宽带接收机的结构图。它由以下设备组成：

a)射频前端；

b)一个振荡器。这个振荡器输出本发射机所用的余弦载波；

c)一个同步器。这个同步器控制振荡器；

d)一个移相器。这个移相器把所述振荡器输出的载波转化为正弦载波；

e)两个乘法器。这两个乘法器把射频前端输出的波形分别与振荡器输出的余弦载波和移相器输出的正弦载波相乘；

f)一个加法器。这个加法器把两个乘法器输出的波形相加；

g)一个波形解扩器。这个波形解扩器对加法器的输出进行解扩得到本宽带接收机的输出。这个波形解扩器可以是本发明公开的波形解扩器。

具体实施方式

我们为本发明之具体实施提出如下建议。

在实际应用中，当发射机应用本发明所公开的扩频方法后，要求使用相应接收机使用相应的解扩方法。本发明两个接收方案。第一种接收方案是先卸载波再解扩。这时我们的积分器的积分区间不再是字符间隔，而必须是码片间隔。这会对同步器和积分器有更高的要求。第二种接收方案是先解扩再卸载波。这时我们的积分器的积分区间便是字符间隔。这时，由于我们采用了两个扩频码扩频，电路设计要稍微复杂一些。