本发明属于高速高清成像领域，特别是一种高速高清CMOS成像系统。
背景技术：
科学的发展推动着人类向更精细、更微妙世界的探索。在现代工业生产、控制和科学研究中，对各种高速运动过程进行观察、数据采集与分析变得越来越有意义。在军事研究方面，通过记录和分析高速变化过程中的各个瞬态，例如武器发射、炮弹轨迹、火药爆破、火箭飞行等，为实验研究、武器设计与改良提供了更加有效的途径；在工业生产方面，通过实时监测生产线上的零件缺陷，提高了生产效率，又避免了人工的漏检与错检；在汽车制造方面，通过研究汽车碰撞瞬间各部位的变化以及人体模型的受力状况，生产出安全系数更高的汽车。
在中等亮度的光刺激下，人眼视觉极限分辨频率仅为12~16帧/秒，无法观察几十、几百甚至上千帧的高速运动现象。此外，由于普通摄像机技术的“冻结”能力有限，在观察具有一定速度变化的运动过程时，常会出现图像歪斜甚至拖尾等模糊不清的现象，速度越高，图像质量越差。因此，研制一种能够对快速现象进行拍摄，并将其放慢到人眼视觉可以分辨程度的摄像机，显得尤为重要。
早期的高速摄影设备主要是光机式高速相机，此类相机运用光学原理配合高速动作的机械结构完成对快速变化过程的观测和记录。按照工作方式的不同，光机式高速相机可分为间歇式高速相机、光学补偿式高速相机和转镜式高速相机三种。尽管就拍摄速度而言，光机式高速相机可以达到观测和记录的需要，但由于使用胶片作为存储介质，不可避免的引入了显影、定影等繁琐的胶片处理工作，然后才得以进行数据的分析，这就造成光机式高速相机后端处理速度慢，无法实时观察所拍到的图像；并且判读误差大，在试验中容易受到干扰；高速拍摄时所要耗费的胶片数量也过大，使用成本进一步增加，以上这些难以克服的弊端制约了胶片式高速相机的发展。随着电子技术的发展，在上世纪 90 年代出现了高速数字式相机。
当前，能够实现“快摄慢放”技术的探测器主要分为CCD和CMOS两种类型。近年来，CCD图像传感器以噪声小、灵敏度高等特点在摄像领域占据一定位置，但其分辨率与帧频不可兼得，在追求高速摄影时势必会损失画质、增加器件成本与器件功耗。然而，CMOS传感器并不存在帧频与分辨率的折衷问题，在百万像素分辨率下拍摄速度可达1000fps甚至更高，与CCD相比，能够为瞬态研究提供更加精确的瞬间信息，成为瞬态研究的得力工具。
高速成像系统的海量数据存储与采集一直是设计的计数瓶颈。对于1000帧以上的高速成像系统，它要求在1ms以内处理一整帧的图像数据，在分辨率大于1000*1000、数据位数为10bit时，其数据量超过10Gbps，实时处理难度很大，需要采用其他方法。目前市场上的高速摄像机的图像数据采集一般是先采用高速海量数据存储单元对图像进行存储，而后再进行处理送至计算机显示的方法完成，这种方法原理简单，虽然不能实时处理高速图像，对于高速高清成像系统是唯一可行的方法。
中国专利200910021207.6，公开了一种高帧频高分辨率CMOS成像系统，以CPLD为控制单元，以SDRAM作为高速存储单元，实现了500帧，1280*1024分辨率的高帧频高分辨率成像，但SDRAM存储速度较慢，数据带宽较小，不适合1000帧以上的高分辨率成像系统的数据缓存，且没有将探测器和其他单元的供电分开，噪声较大，图像效果一般，另外，采用一般数据接口传输图像数据，只能实现缓存显示。
技术实现要素：
本发明的目的在于提供一种高速高清CMOS成像系统，克服了存储速度较慢、数据带宽较小、不适合1000帧以上的高分辨率成像系统的数据缓存、噪声较大、图像效果一般等问题。
实现本发明目的的技术解决方案为：一种高速高清CMOS成像系统，包括依次连接的镜头、CMOS摄像机和计算机，所述的CMOS摄像机包括电源供电单元、CMOS传感器芯片、FPGA控制单元、高速数据存储单元、CameraLink接口单元、参数存储单元和上位机接口单元，电源供电单元分别与CMOS传感器芯片、FPGA控制单元、高速数据存储单元、CameraLink接口单元、参数存储单元和上位机接口单元连接，为上述部件提供稳定电压，FPGA控制单元分别与CMOS传感器芯片、高速数据存储单元、CameraLink接口单元、参数存储单元和上位机接口单元连接，CMOS传感器芯片与镜头连接，CameraLink接口单元与计算机连接，上位机接口与计算机连接；
所述CMOS传感器芯片在驱动信号作用下产生高速数字图像数据送入FPGA控制单元进行缓存；所述的FPGA控制单元用于产生CMOS传感器芯片的驱动信号、缓存CMOS传感器芯片的高速图像数据、产生高速数据存储单元的控制信号并将缓存后的高速图像数据存入高速数据存储单元、读取参数存储单元和上位机接口单元数据并做相应控制、产生CameraLink接口单元的控制信号并将高速数据存储单元中的高速图像数据通过CameraLink接口传输至计算机中进行图像显示；所述的高速数据存储单元用于存储高速图像数据；CameraLink接口单元用于CMOS摄像机与计算机相连接，往计算机中输送高速图像数据；所述的参数存储单元用于存储CMOS传感器芯片的配置参数以及接收上位机的参数信息；所述的上位机接口单元用于计算机向CMOS传感器芯片发送指令，所述的计算机为CMOS摄像机提供CameraLink采集卡以及显示图像；
镜头采集高速图像数据，计算机通过上位机接口单元向FPGA控制单元发送开始指令，FPGA控制单元接收指令后解码并读取参数存储单元中的参数送至CMOS探测器芯片，开始给CMOS探测器芯片送驱动信号，CMOS探测器芯片接收驱动信号后产生图像数据并送至FPGA控制单元，FPGA控制单元将图像数据缓存至高速数据存储单元，待高速数据存储单元满后停止送图像数据，FPGA控制单元将高速数据存储单元中的数据依次读出并送至CameraLink接口单元，最后计算机接收图像数据并显示。
所述的CMOS传感器芯片采用高速高清CMOS传感器LUX1310。
所述FPGA控制单元为AlteraStratix III系列EP3SE80F780C2N。
所述高速数据存储单元器件为Micron 2G DDR3 MT41J128M16。
所述CameraLink接口单元采用CameraLink Full模式。
所述参数存储单元采用NorFlash M25P64。
所述上位机接口单元采用485协议进行数据传输，芯片为RS485。
所述电源供电单元采用DC-DC和LDO相结合的方式供电，采用DC-DC芯片将输入的12V电压转换成5V、3.3V、2.5V、1.8V、1.5V、1.1V、0.75V，其中3.3V、2.5V、1.8V、1.5V、1.1V和0.75V用于向FPGA控制单元供电；1.5V和0.75V用于向高速数据存储单元供电；3.3V用于向CameraLink接口单元、参数存储单元和上位机接口单元供电；采用LDO芯片将5V电压转换成3.3V、3.0V、2.5V、1.8V给CMOS探测器芯片供电。
本发明与现有技术相比，其显著优点：
1、本发明采用DDR3作为高速图像存储单元主要芯片，加大了存储容量，同时提高了数据带宽，能实现1000帧1280*1024分辨率的数据存储速率，两片DDR3最多能存储1.6s的数据量，即16000帧图像。
2、本发明采用DC-DC电源和LDO电源给整个系统供电，综合利用了DC-DC电源的效率高功耗低和LDO电源输出纹波小噪声小的特点，使整个系统功耗低，同时保证了高速高清CMOS探测器的供电稳定，噪声小，图像质量更好。
3、本发明采用CameraLink接口的Full模式进行图像数据传输，可以实现不使用高速图像存储单元缓存实时显示400帧、1280*1024分辨率的图像，增加了系统的输出模式，可以适用不同场合。
附图说明
图1是本发明一种高速高清CMOS成像系统的总体结构示意图。
具体实施方式
下面结合附图对本发明作进一步详细描述。
结合图1，本发明是一种高速高清CMOS成像系统，包括镜头、CMOS摄像机和计算机，镜头与CMOS摄像机连接，通过外壳将其固定在驱动板的探测器正前方，12V电压通过电源接口与CMOS摄像机连接以提供电源，图像数据通过Camera Link接口与计算机中的Camera Link采集卡接口连接，把图像数据传输至计算机，计算机通过CameraLink采集卡采集并显示图像数据。按其功能可将CMOS摄像机分为以下单元：电源供电单元、CMOS传感器芯片、FPGA控制单元、高速数据存储单元、CameraLink接口单元、参数存储单元和上位机接口单元，电源供电单元分别与CMOS传感器芯片、FPGA控制单元、高速数据存储单元、CameraLink接口单元、参数存储单元和上位机接口单元连接，为上述部件提供稳定电压，FPGA控制单元分别与CMOS传感器芯片、高速数据存储单元、CameraLink接口单元、参数存储单元和上位机接口单元连接，CMOS传感器芯片与镜头连接，CameraLink接口单元与计算机连接，上位机接口与计算机连接。
所述的电源供电单元为整个系统的各个芯片提供稳定的电压，是系统的根基，所使用的电源芯片主要分成两部分： DC-DC芯片和LDO芯片。12V电压通过CMOS相机上的电源接口将电源输入CMOS摄像机，首先通过磁珠将其分为模拟12V和数字12V，模拟12V经TI公司的DC-DC电源芯片TPS62132转换成CVCC3.3V供CameraLink驱动芯片使用，数字12V经TI公司的DC-DC电源芯片TPS62132转换成DVCC3.3V供上位机接口单元中的RS485芯片使用、参数存储单元中的Flash使用和FPGA控制单元中的FPGA、EPCS和晶振使用，数字12V经TI公司的DC-DC电源芯片TPS62130转换成DVCC2.5V供FPGA控制单元中的FPGA使用，数字12V经LINER公司的DC-DC电源芯片LT3693转换成DVCC1.8V供FPGA控制单元中的FPGA使用，数字12V经LINER公司的DC-DC电源芯片LT3693转换成DVCC1.5V供FPGA控制单元中的FPGA使用和高速数据存储单元中的DDR3使用，数字12V经TI公司的DC-DC电源芯片TPS62130转换成DVCC1.1V供FPGA控制单元中的FPGA使用，数字12V和模拟12V还经两片TI公司的DC-DC电源芯片TPS62132分别转换成D5V和A5V，其中D5V经TI公司的DC-DC芯片TPS51100DQ转换成0.75V供高速数据存储单元中的DDR3使用。由于CMOS探测器所需的电压要求带负载能力强，噪声小，DC-DC芯片的负载响应差，输出纹波大等特点决定了其无法为探测器供电，LDO芯片虽然转换效率低，但其输出纹波小，噪声小，带负载能力强，所以采用LDO芯片给探测器供电。上述转换的D5V经TI公司的LDO芯片TPS7A4518转换成DVCC1.8V供CMOS传感器芯片使用，A5V分别经TI公司的LDO芯片TPS7A4533转换成AVCC3.3V、经TI公司的LDO芯片TPS7A4501转换成AVCC3.0V、经TI公司的LDO芯片TPS7A4525转换成AVCC2.5V、经NSC公司的LDO芯片LP3856转换成A1.8V供CMOS传感器芯片使用。
CMOS传感器芯片是系统的成像部件，它是系统的“眼睛”，能够捕获高速运动物体的图像。CMOS图像传感器使用LUXIMA公司的高速CMOS传感器LUX1310，它能提供1000FPS（1280*1024分辨率下）的工作速度，具有开窗模式和RIO等功能，能够通过降低分辨率来提高帧频（13000FPS@320*240）。其驱动时序由FPGA控制单元产生，输出为2路差分时钟和16路差分图像数据。
FPGA控制单元协调整个系统的工作，是系统的“大脑”，采用Altera公司的Stratix III系列FPGA EP3SE80F780C2，具有丰富的时钟资源、丰富的引脚资源和高速差分接口。FPGA控制单元为各个芯片产生驱动信号，接收CMOS传感器芯片输出的高速差分信号缓存后按照高速数据存储单元中的DDR3的时序要求送至DDR3存储，并按照CameraLink接口协议将DDR3中的图像数据送至计算机显示。此外，FPGA还接收参数存储单元和上位机接口单元的指令来控制CMOS探测器芯片的工作状态。
高速数据存储单元由两片2G DDR3组成，采用Micron公司的DDR3器件MT41J128M16，数据速率最高能到2133MT/s，能实时存储CMOS探测器的输出图像数据，4Gbit的存储容量能记录1.6秒的数据。其所有接口与FPGA控制单元相连接，读写时序也由FPGA控制单元配置产生。
CameraLink接口单元采用Full模式进行数据传输，由3片电平转换芯片DS90CR287和两片Camera Link控制芯片DS90LV048A、DS90LV019组成，它以差分双绞线进行传输抗干扰能力强，在85M时钟下可以达到5.4Gbps的传输率，是工业相机的不二之选。在Full模式下，本系统可实现400帧/S@1280*1024的实时图像显示。
参数存储单元和上位机接口单元主要用于配置探测器参数，参数存储单元采用ST公司NorFlash M25P64，存储CMOS探测器芯片初始化参数和记录上位机配置参数，上位机接口单元采用485协议进行数据传输，配以上位机软件，可方便控制探测器工作模式、曝光时间、窗口区域、增益等参数。
计算机主要用于图像数据的采集和显示，Camera Link采集卡装在计算机PCIE插槽上，配合相应软件，能实时显示图像数据的帧频、分辨率等信息，还能存储图像或视频序列到电脑上。