共享TX硬件的低功率RX合成器的制作方法

本发明各实施例一般涉及频率合成器，尤其涉及用于减小低功率频率合成器的大小的系统和方法。

相关技术背景

频率合成器可被用于基于较低频率参考信号来生成高频信号。例如，图1示出了配置为频率合成器100的常规锁相环(pll)电路的框图。合成器100包括相位和频率检测器(pfd)102、电荷泵104、环路滤波器106、压控振荡器(vco)108、以及分频器(div)110。主控振荡器(例如，晶体振荡器)可以提供由合成器100用作参考时钟信号的输入(x)。pfd102将参考信号x与反馈信号(fb)的边沿之间的相对时间(例如，相位差)进行比较以生成“上”(up)和“下”(dn)控制信号。电荷泵104将up和dn控制信号转换成与信号x和fb的相位差成比例的电荷(qc)。电荷qc被环路滤波器106滤波(例如，积分)，并作为控制电压(vc)被提供给vco108。vco108随后生成具有基于控制电压vc的频率的本地振荡器信号(lo)。本地振荡器信号lo被传递通过分频器110(例如，以将lo的频率缩放到x的频率)，并作为反馈信号fb反馈到合成器100中。

频率合成器往往在通信设备的模拟前端(afe)中见到，并且可被用于传送和/或接收数据信号。更具体地，常规频率合成器可被耦合到afe的发射(tx)链和afe的接收(rx)链两者。沿着tx链，本地振荡器信号lo可被用于将传出数据信号上变频到载波频率。沿着rx链，本地振荡器信号lo可被用于将收到载波信号下变频到适于供通信设备处理的频率。现代通信设备可进入低功率(例如，“休眠”)模式，其中设备不传送任何数据，并且仅周期性地启用广播数据的接收(例如，包含dtim信息的信帧标)以用于维持与对应网络和/或设备的连接的目。

概述

提供本概述以便以简化形式介绍以下将在详细描述中进一步描述的概念选集。本概述并非旨在标识出要求保护的主题内容的关键特征或必要特征，亦非旨在限定要求保护的主题内容的范围。

用于通信设备的模拟前端(afe)包括具有减小的占用面积的低功率频率合成器。该afe包括第一频率合成器以及第二频率合成器。该第一频率合成器被耦合到afe的发射(tx)链和接收(rx)链。该第一频率合成器在设备在正常操作模式下操作时将生成第一本地振荡器(lo)信号以用于传送或接收载波信号。该第二频率合成器被耦合到rx链并且共享tx链的一个或多个组件。该第二频率合成器在设备在低功率模式下操作时利用一个或多个共享组件来生成第二lo信号以用于接收载波信号。对于一些实施例，该第二lo信号可仅被用于在一个或多个递送话务指示映射(dtim)时段期间接收信标帧。

afe的tx链可包括由耦合到电感器组的电压源供电的混频器。当设备在低功率模式下操作时，该混频器可被停用。对于一些实施例，电压源或电感器组中的至少一者可被第二频率合成器共享。例如，第二频率合成器包括用于至少部分地基于电感器-电容器(lc)储能电路中的振荡电流来生成第二lo信号的压控振荡器(vco)。对于一些实施例，lc储能电路的电感可至少部分地由tx链的共享电感器组来提供。

vco可包括用于提供lc储能电路的电容并且在设备在低功率模式下操作时控制vco的振荡频率的电容器组。此外，当设备在正常操作模式下操作时，该vco可被停用。对于一些实施例，当设备处于正常操作模式时，电容器组可使lc储能电路的中心频率下移。

再进一步，对于一些实施例，tx链的共享电压源可被配置成至少部分地基于设备的操作模式来提供多个电压之一。例如，共享电压源可被配置成在设备在正常操作模式下操作时提供适于混频器的操作的电压。替换地，共享电压源可被配置成在设备在低功率模式下操作时提供适于操作vco的电压。

频率合成器的电压源和电感器可占用该频率合成器的管芯面积的相当大的部分。此外，当通信设备正在低功率模式下操作(例如，没有数据正被传送)时，低功率频率合成器通常仅被用于接收数据。由此，通过将低功率频率合成器配置成与afe的tx链共享一个或多个组件(例如，包括电压源和/或一个或多个电感器)，afe的管芯大小或占用面积可被减小而不牺牲性能。

附图简要说明

本发明各实施例是作为示例来解说的，且不旨在受附图中各图的限定，其中：

图1示出了常规频率合成器的框图。

图2示出了根据一些实施例的模拟前端(afe)电路的框图。

图3示出了根据一些实施例的包括双模合成器的afe电路的框图。

图4示出了根据一些实施例的可操作为混频器或频率合成器的双模合成器的更详细示例。

图5示出了可在其内实现一些实施例的通信设备的框图。

图6示出了描绘操作包括双模合成器的通信设备的方法的解说性流程图。

图7示出了描绘将双模合成器作为混频器操作的方法的解说性流程图。

图8示出了描绘将双模合成器作为频率合成器操作的方法的解说性流程图。

相似的附图标记贯穿全部附图指示对应的部件。

详细描述

在以下描述中，阐述了众多具体细节(诸如具体组件、电路、和过程的示例)，以提供对本公开的透彻理解。如本文所使用的，术语“耦合”意指直接连接到、或通过一个或多个居间组件或电路来连接。而且，在以下描述中并且出于解释目的，阐述了具体的命名以提供对本公开各实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以不需要这些具体细节就能实践本发明各实施例。在其他实例中，可以框图形式示出公知的电路和设备以避免混淆本公开。各电路元件或软件块之间的互连可被示为总线或单信号线。每条总线可替换地为单信号线，而每条单信号线可替换地为总线，并且单线或总线可表示用于各组件之间的通信的大量物理或逻辑机制中的任一个或多个。本发明各实施例不应被解释为限于本文描述的具体示例，而是在其范围内包括由所附权利要求所限定的所有实施例。

图2示出了根据一些实施例的模拟前端(afe)电路200的框图。afe200包括发射(tx)链210、接收(rx)链220、主合成器230、以及低功率(lp)合成器240。对于一些实施例，afe200可以在“正常”操作模式或“低功率”模式下操作。例如，在正常操作模式下，afe200能够传送传出(tx)数据和/或接收传入(rx)数据。然而，当在低功率模式下操作时，afe200可能不传送也不接收数据。相反，afe200可以仅周期性地苏醒以接收连接信息(例如，以信帧标的形式)以用于维护与相关联网络和/或设备的连接的目的。例如，根据ieee802.11规范，afe200可以仅每几个目标信标传输时间(tbtt)区间苏醒以接收来自接入点的递送话务指示映射(dtim)信息。

tx链210包括数模转换器(dac)212、tx滤波器214、混频器216、以及驱动放大器(da)218。tx链210一般被用于向另一设备(未示出)传送传出(tx)数据。tx数据可以由基带处理器(出于简化起见未示出)提供给afe200。例如，dac212将tx数据转换成模拟数据信号，该模拟数据信号进一步通过tx滤波器214。该数据信号随后被混频器216上变频到载波频率。更具体地，混频器216将传出数据信号与由主合成器230生成的本地振荡器(lo)信号混频以产生高频调制载波信号。该载波信号由da218放大，并且随后作为tx信号输出。

rx链220包括模数转换器(adc)222、rx滤波器224、混频器226、以及低噪声放大器(lna)228。rx链220被用于接收传入(rx)数据(例如，从另一设备)。例如，lna228放大收到载波信号(rx信号)，并将该rx信号转发给混频器226。混频器226将rx信号下变频到适于供afe200处理的频率。更具体地，混频器226将rx信号与由主合成器或lp合成器240提供的lo信号混频以产生较低频数据信号。该数据信号随后由rx滤波器224滤波，并经由adc222转换成rx数据的数字比特流。该rx数据随后可被提供给基带处理器(出于简化起见未示出)。

如上所述，afe200可以在正常操作模式或低功率模式下操作。在正常操作模式期间，afe200依赖于主合成器230以生成可被用于传送(例如，上变频)和接收(例如，下变频)载波信号的lo信号。lp合成器240可以比主合成器230低的频率操作，并且可因此消耗比主合成器230少的功率。由此，当afe200在低功率模式下操作时，lp合成器240可代替主合成器230来使用。

对于一些实施例，lp合成器240可以与tx链210共享电路系统201。例如，当afe200在低功率模式下操作时，tx链210的组件一般是不活跃的(例如，因为没有传出数据正被底层通信设备传送)。相应地，当afe处于低功率模式时，lp合成器240可利用tx链210的一个或多个“未使用”组件(例如，当前不被用于数据传输的电路系统)来生成lo信号。对于一些实施例，共享电路系统201可包括沿着混频器216与da218之间的tx链210提供的电压源和/或一个或多个电感器。在tx链210与lp合成器240之间共享电路系统允许afe200具有较小占用面积(footprint)和/或在底层通信设备中占用较少管芯空间。

图3示出了根据一些实施例的包括双模合成器的afe300的框图。afe300包括tx链310、rx链320、以及主合成器330。tx链310包括dac312、tx滤波器314、双模合成器316、以及da318。rx链320包括adc322、rx滤波器324、混频器326、以及lna328。对于示例实施例，rx链320可以基本上类似于以上关于图2所描述的rx链220并且执行基本上与其相同的功能。

双模合成器316可取决于afe300的操作模式(例如响应于模式选择信号(lp_en))而可操作为或混频器或频率合成器。例如，当afe300处于正常操作模式时，lp_en可被解除断言，从而使得双模合成器316作为混频器或上变频器操作。另一方面，当afe300在低功率模式下操作时，lp_en可被断言，从而使得双模合成器316作为低功率频率合成器操作。对于一些实施例，被双模合成器316用来执行混频器操作的电路系统中的至少一些电路系统在执行频率合成器操作时也被使用。例如，此类电路系统可包括电压源和/或一个或多个电感器。

在正常操作模式期间，tx数据可经由tx链310(例如，使用例如天线(出于简化起见未示出)向另一设备)传送。例如，dac312将tx数据转换成模拟数据信号,该模拟数据信号经由tx滤波器314滤波。在此时间期间，双模合成器316可被配置成作为混频器操作。由此，双模合成器316将传出数据信号与由主合成器330生成的lo信号混频以产生经上变频载波信号。该载波信号由da318放大，并且随后作为tx信号输出。

当在低功率模式下操作时，tx数据可不经由tx链310传送。相应地，双模合成器316可被配置成作为低功率频率合成器操作以接收连接信息(例如，信标帧中提供的连接信息)以用于维持到对应网络和/或设备的连接的目的。例如，lna328放大收到rx信号(例如，信标帧)，并将该rx信号转发给混频器326。混频器326将rx信号与由双模合成器316提供的lo信号混频以产生经下变频数据信号。该数据信号随后由rx滤波器324滤波，并经由adc322转换成rx数据的数字比特流。

图4示出了根据一些实施例的可操作为混频器或频率合成器的双模合成器400的更详细示例。双模合成器400包括混频器电路系统410、vco电路系统420、以及一组共享电路系统430。尽管出于简化起见未示出，但是双模合成器400可包括用于作为频率合成器(例如，如图1中所示)和/或作为混频器操作的附加电路系统。

共享电路系统430包括低压差调节器(ldo)432以及电感器组l1和l2。ldo432包括差分放大器401通过晶体管402耦合到电压源vdd。更具体地，ldo432响应于参考电压vref而维持输出电压vreg。例如，如果输出电压vreg与参考电压vref之差增大超过阈值，则放大器401改变晶体管402的栅极电压以将输出电压vreg维持在期望电压电平处。

对于一些实施例，共享电路系统430可取决于所选操作模式而选择性地由或混频器电路系统410或vco电路系统420利用。例如，混频器电路系统410可以在正常操作模式期间使用共享电路系统430将传出数据信号上变频到载波频率。另一方面，vco电路系统420可以在低功率模式下操作时使用共享电路系统430来生成用于下变频收到载波信号的lo信号。

在正常操作模式期间，双模合成器400用作混频器。由此，ldo432可被配置成向混频器电路系统410供应功率。对于一些实施例，ldo432可被偏置以产生适于混频器电路系统410的操作的输出电压vreg(例如，vdd)。输出电压vreg通过电感器l1和l2供应给混频器电路系统410。对于一些实施例，当双模合成器400作为混频器操作时，vco电路系统420可被停用。例如，vco电路系统420可通过解除断言lp_en信号(例如，到逻辑低)、由此截止晶体管403来停用。

当在低功率模式下操作时，双模合成器400用作频率合成器。由此，ldo432可被配置成向vco电路系统420供应功率。vco电路系统420可通过断言lp_en信号(例如，到逻辑高)、由此导通晶体管403来激活。对于一些实施例，ldo432可被偏置以产生适于vco电路系统420的操作的输出电压vreg(例如，<vdd)。输出电压vreg通过电感器l1和l2供应给vco电路系统420。对于一些实施例，当双模合成器400作为频率合成器操作时，混频器电路系统410可被停用。例如，混频器电路系统410可以通过将其晶体管中的每一者的栅极和源极电压拉到地电势来停用。

vco电路系统420包括电容器组422，该电容器组422可以与电感器l1和l2结合使用以产生振荡信号(例如，lo信号)。例如，电容器组422以及电感器l1和l2可共同形成lc储能电路。更具体地，lc储能电路的电容可以基于电容器组422的电容，而lc储能电路的电感可以基于电感器l1和l2的电感。此外，对于一些实施例，电容器组422可被用于控制lc储能电路的振荡频率。例如，数个电容器可以可切换地与电容器组422耦合或解耦以提供恰适的电容以供lc储能电路以期望频率振荡。例如，数个开关sw1-swn可被用于在共享电路系统430的节点n1与n2之间选择性地耦合对应数目的电容器对ca1/cb1到can/cbn。开关sw1-swn可由对应数目的控制信号(出于简化起见未示出)控制，这些控制信号可例如由控制电压vc生成(另参见图1)。当双模合成器400作为混频器操作时，可以使用电容器组422(例如，通过选择性地耦合和/或解耦电容器)来使lc储能电路的中心频率下移。

如上所述，共享电路系统430可在正常操作模式期间被用于为混频器电路系统410供电，并且可在低功率模式下操作时被用于为vco电路系统420供电并提供lc储能电路的至少一部分。此外，ldo432以及电感器l1和l2通常占据较大管芯面积。由此，在正常操作模式和低功率模式两者期间使用共享电路系统430可以减小其中实现双模合成器400的对应afe的总体大小和/或占用面积。

图5示出了可在其内实现一些实施例的通信设备500的框图。通信设备500包括afe510、处理器520、以及存储器530。对于一些实施例，afe510可包括与afe510的tx链共享电路系统的低功率频率合成器(例如，诸如以上关于图2所描述的afe200)。替换地，afe510可包括可操作为混频器或低功率频率合成器的双模合成器(例如，诸如以上关于图3所描述的afe300)。出于本文讨论的目的，afe510在图5中被示为耦合至处理器520。对于实际的实施例，可使用一条或多条总线(出于简化起见未示出)将afe510、处理器520、和/或存储器530连接在一起。

存储器530可包括可存储以下软件模块的非瞬态计算机可读介质(例如，一个或多个非易失性存储器元件，诸如eprom、eeprom、闪存存储器、硬盘驱动器等)：

●用于在正常操作模式或低功率模式下操作通信设备500的模式选择模块532；

●用于至少部分地基于所选操作模式来控制afe510的混频/上变频操作的上变频器(upc)控制模块534；以及

●用于至少部分地基于所选操作模式来控制afe510的频率合成操作的低功率合成器(lps)控制模块536。

每个软件模块包括指令，这些指令在由处理器520执行时使得通信设备500(具体地，afe510)执行相应的功能。存储器530的非瞬态计算机可读介质由此包括用于执行以下关于图6-8描述的操作的全部或一部分的指令。

处理器520(其在图5的示例中被示为耦合到afe510并耦合到存储器530)可以是能够执行存储在通信设备500中(例如，存储器530内)的一个或多个软件程序的脚本或指令的任何合适的一个或多个处理器。例如，处理器520可执行模式选择模块532以在正常操作模式或低功率模式下操作通信设备500。处理器520还可执行upc控制模块534以至少部分地基于操作模式来控制afe510的混频/上变频操作。再进一步，处理器520可执行lps控制模块536以至少部分地基于所选操作模式来控制afe510的频率合成操作。

图6示出了描绘操作包括双模合成器的通信设备的方法600的解说性流程图。例如，参照图5，方法600可由通信设备500的处理器520来实现。处理器520可首先执行模式选择模块532以检测设备500的操作模式(610)。例如，处理器520可确定设备500处于正常操作模式还是低功率模式。

如果设备500处于正常操作模式(620)，则处理器520可启用afe510的上变频操作(630)。如上所述，通信设备500可被配置成在正常操作模式期间传送(例如，经由tx链)和/或接收(例如，经由rx链)载波信号。由此，处理器520在执行upc控制模块534时可在设备500处于正常操作模式时使得afe510能够上变频传出数据信号。此外，模式选择模块532在由处理器520执行时可激活afe510的主合成器以生成将被用于混频/上变频操作的lo信号。

如果设备500在低功率模式下操作(620)，则处理器520可启用afe510的频率合成操作(640)。如上所述，通信设备500可被配置成在低功率模式下操作时仅接收(例如，经由rx链)连接信息(例如，包含dtim信息的信标帧)。由此，处理器520在执行lps控制模块536时可使得afe510能够通过使用电路系统中用于执行上变频操作的至少一部分来生成lo信号。此外，模式选择模块532在由处理器520执行时可停用afe510的主合成器。

图7示出了描绘将双模合成器作为混频器操作的方法700的解说性流程图。例如，参照图5，方法700可由处理器520关于afe510来执行，该afe510包括双模合成器(诸如图4中所示的双模合成器400)。对于一些实施例，方法700可由处理器520在执行upc控制模块534时执行。

处理器520首先停用双模合成器的vco电路系统(710)。例如，处理器520可解除断言lp_en信号，这截止了晶体管430并有效地停用了vco电路系统420。处理器520随后将ldo432的输出电压vreg设为适于混频器操作的电压电平(720)。例如，处理器520可调节参考电压vref以将输出电压vreg提升到基本上接近于vdd的电压电平。对于一些实施例，处理器520可调节lc储能电路的电容以使lc储能电路的中心频率下移(730)。例如，处理器520可激活电容器组422内的开关sw1-swn中的一者或多者以选择性地将一个或多个电容器与电容器组422解耦(或耦合)，例如以降低lc储能电路(例如，其由电容器组422以及电感器l1和l2形成)的频率。最后，处理器520可激活双模合成器的混频器电路系统(740)。例如，处理器520可将传出数据信号和lo信号(例如，由主合成器生成)作为输入提供给混频器电路系统410。

图8示出了描绘将双模合成器作为频率合成器操作的方法800的解说性流程图。例如，参照图5，方法800可由处理器520关于afe510来执行，该afe510包括双模合成器(诸如图4中所示的双模合成器400)。对于一些实施例，方法800可由处理器520在执行upc控制模块534时执行。

处理器520首先停用双模合成器的混频器电路系统(810)。例如，处理器520可将混频器电路系统410内的晶体管中的每一者的栅极和源极电压拉到地电势。处理器520随后将ldo432的输出电压vreg设为适于频率合成器操作的电压电平(820)。例如，处理器520可调节参考电压vref以将输出电压vreg降低到低于vdd的期望电压电平。对于一些实施例，处理器520可调节lc储能电路的电容以使得vco电路系统420能够以期望频率振荡(830)。例如，处理器520可激活电容器组422内的开关sw1-swn中的一者或多者以选择性地将一个或多个电容器对与电容器组422耦合(或解耦)，以将lc储能电路(例如，其由电容器组422以及电感器l1和l2形成)的频率增大到期望频率。最后，处理器520可激活双模合成器的vco电路系统420(840)。例如，处理器520可断言lp_en信号，这导通了晶体管403并有效地激活了vco电路系统420。

在说明书前述篇幅中，本发明各实施例已参照其具体示例性实施例进行了描述。然而将明显的是，可对其作出各种修改和改变而不会脱离如所附权利要求中所阐述的本公开更宽泛的范围。相应地，本说明书和附图应被认为是解说性而非限定性的。例如，在图6-8的流程图中描绘的方法步骤可以按其他合适的次序执行，多个步骤可以合并成单个步骤，和/或一些步骤可以被省略。