本实用新型涉及电力通信的技术领域，特别涉及一种支持IEC61850的电力系统测量与通信一体化芯片。
背景技术：
IEC103通信协议和IEC61850通信协议是电力系统通信网络中两种重要的通信标准。目前，电力系统的很多测量、保护设备都采用IEC103通信标准，
并逐步向IEC61850通信标准转换。以数字化变电站为例，系统的运行数据(三相电压、电流、开关状态等)数据的需要从电子互感器进行采集，通过站内网络进行传输、接收设备接收或应用设备对数据进行处理，实现监控或发出动作命令，整个通信过程是建立在IEC61850的通信规范上进行的。目前的设备都是从传感器采集数据，但不支持数据的IEC103和IEC61850规范转换，需要外接规约转换器，存在硬件线路连接复杂、结构复杂、体积大、投入成本高等问题。
随着电力自动化设备片上系统的快速发展，将电力系统的测量和通信功能芯片化，设计一种能够采集模拟信号、数字信号，并将采集数据转换为符合IEC103协议和IEC61850协议数据包的芯片，有助于降低变电站智能设备的开发成本和难度、缩短开发周期、简化硬件电路。此外，将安全模块集成到芯片中，有助于提高电力系统通信数据的安全性和可靠性。
技术实现要素：
本实用新型的目的在于克服现有技术的缺点与不足，提供一种支持IEC61850的电力系统测量与通信一体化芯片。
本实用新型的目的通过下述技术方案实现：
一种支持IEC61850的电力系统测量与通信一体化芯片，所述一体化芯片包括采集模块、存储模块、处理模块、加密解密模块、通信模块、以太网模块、传输模块和片内总线；
所述片内总线包括AHB高速系统总线与APB低速外设总线，通过两个AHB2APB桥AHB2APB Bridege 0和AHB2APB Bridege 1进行连接；
所述采集模块包括模数转换器ADC、通用数字输入输出端口GPIO，分别用于测量模拟信号和采集数字信号；
所述存储模块包括嵌入式快速存储器EFLASH、只读存储器ROM、静态随机存储器SRAM，用于数据和程序的存储；
所述处理模块为高性能ARM926EJS微处理器，将采集的数据转换为符合IEC103通信协议和IEC61850通信协议的数据包；
所述加密解密模块为高级加密解密AES单元，用于实现通信数据的加密和解密功能；
所述通信模块包括通用异步收发传输器UART 0和UART 1、串行外设接口SPI、双向串行接口I2C；
所述以太网模块包括物理地址访问控制器MAC与物理层收发控制器PHY；
所述传输模块为直接存储器访问控制器DMA；
所述高性能ARM926EJS微处理器、嵌入式快速存储器EFLASH、只读存储器ROM、静态随机存储器SRAM、高级加密解密AES单元、物理地址访问控制器MAC、直接存储器访问控制器DMA和所述AHB高速系统总线连接，所述通用异步收发传输器UART 0、串行外设接口SPI、双向串行接口I2C、通用数字输入输出端口GPIO和所述APB低速系统总线连接并通过AHB2APB Bridege 0和所述AHB高速系统总线连接，所述通用异步收发传输器UART 1、模数转换器ADC、物理层收发控制器PHY和所述APB低速系统总线连接并通过AHB2APB Bridege 1和所述AHB高速系统总线连接。
进一步地，所述模数转换器ADC用于测量模拟信号，为6个通道16位模数转换器，每个通道采样率高达16K，输入电压范围设置为+/-10V或+/-5V；
所述通用数字输入输出端口GPIO用于采集数字信号，为32个32位的数字量输入输出口，输入电压范围为0～3.3V。
进一步地，所述嵌入式快速存储器EFLASH为片内集成2M EFLASH，用于存储boot loader程序和规约转换配置文件；
所述只读存储器ROM为片内集成16KB ROM，用于存储一体化芯片的控制程序；
所述静态随机存储器SRAM为片内集成16KB SRAM，用于规约转换中数据的存储。
进一步地，所述高性能ARM926EJS微处理器的控制程序在Keil4开发环境下编写，芯片嵌入UCOS-II实时操作程序，ARM处理器控制采集模块采集数据并存储在片内存储器中，然后将采集到的数据转换为符合IEC103通信协议和IEC61850通信协议的数据包，最后控制以太网模块和通信接口发出数据包。
进一步地，所述高级加密解密AES单元采用128bits的分组长度和128bits密钥长度的AES算法，加密模式采用CBC分组模式，用于实现通信数据的加密和解密功能，AES单元对IEC103数据包和IEC61850数据包分别加密。
进一步地，所述通信模块的UART 0用于发送高级加密解密AES单元对IEC103数据包进行加密后得到的数据包，所述通信模块的UART 1、SPI、I2C为扩展接口，用于与外设连接通信。
进一步地，所述以太网模块包括2个10/100M物理地址访问控制器MAC和2个物理层收发控制器PHY，分别支持以太网口以及光纤口连接，用于发送高级加密解密AES单元对IEC61850数据包进行加密后得到的数据包。
进一步地，所述直接存储器访问控制器DMA包含4个通道DMA，其中，通道0将模数转换器ADC的测量数据传输至静态随机存储器SRAM中，通道1将通用数字输入输出端口GPIO、UART 0、SPI、I2C的测量数据传输至静态随机存储器SRAM中，通道3将高性能ARM926EJS微处理器转换得到的IEC103数据包和IEC61850数据包传输至高级加密解密AES单元。
本实用新型相对于现有技术具有如下的优点及效果：
(1)本实用新型将采集的模拟、数字数据直接转换为符合IEC103协议和IEC61850协议的数据包，无需外接规约转换器，降低了开发难度、缩短了开发周期。
(2)本实用新型集成了PHY芯片，支持以太网口和光纤通信，简化了硬 件电路、降低了开发成本。
(3)本实用新型集成了高级加密解密AES单元，能够对数据进行加密处理，提高了通信的可靠性和安全性。
附图说明
图1是本实用新型公开的一种支持IEC61850的电力系统测量与通信一体化芯片的结构框图。
具体实施方式
为使本实用新型的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
实施例
本实用新型公开的一种支持IEC61850的电力系统测量与通信一体化芯片的结构图如图1所示，所述芯片包括采集模块、存储模块、处理模块、加密解密模块、通信模块、以太网模块、传输模块和片内总线。
所述片内总线包括AHB高速系统总线与APB低速外设总线，通过两个AHB2APB桥AHB2APB Bridege 0和AHB2APB Bridege 1进行连接。
所述采集模块包括模数转换器ADC、通用数字输入输出端口GPIO。
所述存储模块包括嵌入式快速存储器EFLASH、只读存储器ROM、静态随机存储器SRAM，用于数据和程序的存储。
所述处理模块为高性能ARM926EJS微处理器，将采集的数据转换为符合IEC103通信协议和IEC61850通信协议的数据包。
所述加密解密模块为高级加密解密AES单元。
所述通信模块包括通用异步收发传输器UART 0和UART 1、串行外设接口SPI、双向串行接口I2C。
所述以太网模块包括物理地址访问控制器MAC、物理层收发控制器PHY。
所述传输模块为直接存储器访问控制器DMA。
所述高性能ARM926EJS微处理器、嵌入式快速存储器EFLASH、只读存 储器ROM、静态随机存储器SRAM、高级加密解密AES单元、物理地址访问控制器MAC、直接存储器访问控制器DMA和所述AHB高速系统总线连接，所述通用异步收发传输器UART 0、串行外设接口SPI、双向串行接口I2C、通用数字输入输出端口GPIO和所述APB低速系统总线连接并通过AHB2APB Bridege 0和所述AHB高速系统总线连接，所述通用异步收发传输器UART 1、模数转换器ADC、物理层收发控制器PHY和所述APB低速系统总线连接并通过AHB2APB Bridege 1和所述AHB高速系统总线连接。
上述采集模块包括模数转换器ADC和通用数字输入输出端口GPIO，其中，所述模数转换器ADC用于测量模拟信号，为6个通道16位模数转换器，每个通道采样率高达16K，输入电压范围可设置为+/-10V或+/-5V；
所述通用数字输入输出端口GPIO用于采集数字信号，为32个32位的数字量输入输出口，输入电压范围为0～3.3V。
所述嵌入式快速存储器EFLASH为片内集成2M EFLASH，用于存储boot loader程序和规约转换配置文件；
所述只读存储器ROM为片内集成的16KB ROM，用于存储一体化芯片的控制程序；
所述静态随机存储器SRAM为片内集成16KB SRAM，用于规约转换中数据的存储。
所述高性能ARM926EJS微处理器的控制程序在Keil4开发环境下编写，芯片嵌入UCOS-II实时操作程序，ARM处理器控制采集模块采集数据并存储在片内存储器中，然后将采集到的数据转换为符合IEC103通信协议和IEC61850通信协议的数据包，最后控制以太网模块和通信接口发出数据包。
所述高级加密解密AES单元采用128bits的分组长度和128bits密钥长度的AES算法，加密模式采用CBC分组模式，用于实现通信数据的加密和解密功能，AES单元对IEC103数据包和IEC61850数据包分别加密。
所述通信模块的UART 0用于发送AES单元对IEC103数据包进行加密后得到的数据包，所述通信模块的UART 1、SPI、I2C为扩展接口，用于与外设连接通信。
所述以太网模块包括2个10/100M物理地址访问控制器MAC和2个物理层收发控制器PHY，分别支持以太网口以及光纤口连接，用于发送高级加密解密AES单元对IEC61850数据包进行加密后得到的数据包。
所述直接存储器访问控制器DMA包含4个通道DMA，其中，通道0将模数转换器ADC的测量数据传输至静态随机存储器SRAM中，通道1将通用数字输入输出端口GPIO、UART 0、SPI、I2C的测量数据传输至静态随机存储器SRAM中，通道3将高性能ARM926EJS微处理器转换得到的IEC103数据包和IEC61850数据包传输至高级加密解密AES单元。
上述一体化芯片正常工作流程如下：
(1)ARM控制ADC采集每个通道的模拟信号并通过DMA通道0传输至SRAM存储，ARM控制GPIO、UART 0、SPI、I2C等接口采集数字信号并通过DMA通道1传输至SRAM存储。
(2)ARM读取SRAM中存储的数据，将采集到数据转换为符合IEC103通信协议和IEC61850通信协议的数据包，数据保存在SRAM中。
(3)ARM通过DMA通道3将存储在SRAM中的IEC103数据包和IEC61850数据包传输至AES单元进行加密。
(4)加密后的IEC103数据包通过由ARM控制串口UART 1发送，加密后的IEC61850数据包由ARM控制MAC和PHY芯片进行发送，支持以太网口和光纤接口。
上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。