基于互联网VHF频段跳频电台检测设备的校准平台的制作方法

本实用新型涉及一种基于跳频电台检测设备的校准平台，特别是一种基于互联网VHF频段跳频电台检测设备的校准平台。

背景技术：

随着通信技术的发展，跳频电台检测设备的校准平台已经成为了决定检测设备的性能是否能够满足要求的重要依据，目前，传统的互联网VHF频段跳频电台检测设备的校准平台只是针对检测设备的模拟部分的指标进行校准，对于数字部分的校准是不规范及不正确的，特别是抗扰性部分及跳频部分，如何针对互联网VHF频段跳频电台检测设备的抗扰性部分及跳频部分的校准，建立可应用于多种互联网VHF频段跳频电台检测设备的校准平台是一个亟待解决的问题。

技术实现要素：

本实用新型的目的是为了克服上述已有技术的不足，提供一种基于互联网VHF频段跳频电台检测设备的校准平台。

为了达到上述目的，本实用新型采用的技术方案是：

一种基于互联网VHF频段跳频电台检测设备的校准平台，包括主控模件1、接口单元模件2、校准源模件3、专用实时频谱模件4、专用示波器模件5和专用电源模件6共6部分，且主控模件1 与接口单元模件2、校准源模件3、专用实时频谱模件4、专用示波器模件5和专用电源模件6均呈双向连接，接口单元模件4与校准源模件3、专用实时频谱模件4和专用示波器模件5呈双向连接，校准源模件3与电源模件6双向连接，相结合构成一个整体。其中：

所述主控模件1为模块化结构，还包括有Inter处理器11，串口处理模块12，AC/DC转换电路13，网口处理模块14，用以完成对程序的处理，对其他模件的控制及与其他模件的信息交互。

所述接口单元模件2为模块化结构，还包括有单片机处理器21，DC/DC转换电路22，开关处理模块23，用以各种射频通路的转换，对其他模件的射频信号进行路由。

所述校准源模件3为模块化结构，包括高稳晶振模块31，跳频数传射频源模块32，定频射频信号模块33，时间频率处理模块34，用以提供标准的跳频信号，定频信号，以及产生所需的各类频率。

所述专用实时频谱模件4为整体模件结构，用以完成测试信号在频域上的处理与显示。

所述专用示波器模件5为整体模件结构，用以完成测试信号在时域上的处理与显示。

所述专用电源模件6为整体模件结构，用以对所述校准源模件3的提供内部模块电路所需的各类电压。

值得特别说明的是：

1.本实用新型属于一种基于互联网VHF频段跳频电台检测设备的校准平台，承担着电台检测设备的计量校准工作，测试时，平台和被测设备相连之后，便可以自动化测试。

2.本实用新型工作时，对被测设备进行遥控，平台给被测设备下达各类遥控测试命令。

3.总的来说，本实用新型作为互联网VHF频段跳频电台检测设备校准平台，针对被测设备的通信体制及特性，配置内部专用测试资源，完成了传统的校准平台不能完成的校准测试任务，提高了平台的利用效率，同时，本实用新型解决了目前普通电台检测设备不能完成的抗扰性及数传的校准，并且本实用新型还留有各类模拟接口，可以根据被测设备完全定制，使对通用检测设备的自动测试实现更加容易，是以往的校准平台不可比拟的。总之，具有设计合理，检测快键，使用灵活，安装方便，操作简单等特点。

附图说明

图1是本实用新型整机架构电原理图。

图2是本实用新型主控模件电原理图。

图3是本实用新型接口单元模件电原理图。

图4是本实用新型校准源模件电原理图。

图中符号说明：

1 为主控模件，

11 为Inter处理器(Core i5)，

111 为SSD固态存储器，

112 为DDR3内存储器，

12 为串口处理模块，

121 为串口接口电路，

122 为串口接口电路，

13 为AC/DC转换电路，

14 为网口处理模块，

141 为网口接口电路，

142 为网口接口电路，

143 为网口接口电路，

144 为网口接口电路；

2 为接口单元模件，

21 为单片机处理器(C8051f022)，

211 为网口处理电路，

22 为DC/DC转换电路，

23 为开关处理模块，

231 为同轴开关电路，

232 为同轴开关电路

233 为同轴开关电路；

3 为校准源模件，

31 为高稳晶振模块，

32 为跳频数传射频源模块，

321 为综合业务电路，

322 为中频/频合电路，

323 为射频处理电路，

324 为音频处理电路，

33 为定频射频信号模块，

34 为时间频率处理模块；

4 为专用实时频谱模件；

5 为专用示波器模件；

6 为专用电源模件。

具体实施方式

请参阅图1至图4所示，为本实用新型具体实施例。

从图1可以看出：

本实用新型为一种基于互联网VHF频段跳频电台检测设备的校准平台，包括主控模件1、接口单元模件2、校准源模件3、专用实时频谱模件4、专用示波器模件5和专用电源模件6共6部分，且主控模件1与接口单元模件2、校准源模件3、专用实时频谱模件4、专用示波器模件5和专用电源模件6均呈双向连接，接口单元模件4与校准源模件3、专用实时频谱模件4和专用示波器模件5呈双向连接，校准源模件3与电源模件6双向连接，相结合构成一个整体。

结合图1和图2可以看出：

所述主控模件1为模块化结构，还包括有Inter处理器11，串口处理模块12，AC/DC转换电路13，网口处理模块14，其中：

所述Inter处理器11的第16脚至22脚，依次分别与所述串口处理模块12的第6脚至12脚相连接，用以进行芯片间的数据通信。

所述Inter处理器11的第220脚至224脚，依次分别与所述AC/DC转换电路13的第0脚至4脚相连接，同时所述串口处理模块12的第0脚至4脚依次与所述AC/DC转换电路13的第0脚至4脚相连接，用以对Inter处理器11和串口处理模块12提供所需的各路电源。

所述Inter处理器11的第150脚至160脚，依次分别与所述网口处理模块14的第0脚至10脚相连接，用以进行芯片间的数据通信。

所述Inter处理器11，还包括有SSD固态存储器111，DDR3内存储器112，其中：

所述Inter处理器11的第0脚至7脚，依次分别与所述SSD固态存储器111的第0脚至7脚相连接，所述Inter处理器11的第8脚至15脚依次分别与所述DDR3内存储器112相连接，用以完成Inter处理器11工作时的数据读取和存储。

所述SSD固态存储器111，用以存放程序及数据。

所述DDR3内存储器112，用以所述Inter处理器11工作时数据的存放和读取。所述串口处理模块12包括串口接口电路121，串口接口电路122其中：

所述串口处理模块12的第14脚至23脚与所述串口接口电路121的第0至9脚相连接，同时又与所述串口接口电路122的第0至9脚依次并联，用以完成对所述串口接口电路121和所述串口接口电路122的串口数据处理。

所述串口接口电路121的第10至19脚，与接插件XP5相连接，用以与所述校准源模件3串口通信。

所述串口接口电路122的第10至19脚，与接插件XP6相连接，用以与所述接口单元模件2串口通信。

所述网口处理模块14包括网口接口电路141，网口接口电路142，网口接口电路143，网口接口电路144其中：

所述网口处理模块14的第10至18脚依次分别与所述网口接口电路141的第1至8脚相连接，用以完成对所述的网口接口电路141的网络数据处理。

所述网口处理模块14的第19至27脚依次分别与所述网口接口电路142的第1至8脚相连接，用以完成对所述的网口接口电路142的网络数据处理。

所述网口处理模块14的第28至36脚依次分别与所述网口接口电路143的第1至8脚相连接，用以完成对所述的网口接口电路143的网络数据处理。

所述网口处理模块14的第37至45脚依次分别与所述网口接口电路144的第1至8脚相连接，用以完成对所述的网口接口电路144的网络数据处理。

所述网口接口电路141的第9至16脚，与接插件XP2相连接，用以与专用电源模件6互连。

所述网口接口电路142的第9至16脚，与接插件XP3相连接，用以与专用示波器模件5互连。

所述网口接口电路143的第9至16脚，与接插件XP4相连接，用以与专用实时频谱模件件4互连。

所述网口接口电路144的第9至16脚，与接插件XP5相连接，用以与校准源模件3互连。

结合图1和图3可以看出：

所述接口单元模件2为模块化结构，还包括有单片机处理器21，DC/DC转换电路22，开关处理模块23，其中：

所述单片机处理器21的第1脚至2脚，依次分别与所述DC/DC转换电路22的第1至2脚相连接，同时所述DC/DC转换电路22的第3至4脚依次分别与开关处理模块23的第1脚至2脚相连接，用以给所述单片机处理器21和开关处理模块23提供各种电源。

所述单片机处理器21的第9脚至15脚，依次分别与所述开关处理模块23的第3至9脚相连接，用以与所述开关处理模块23数据通信。

所述单片机处理器21包括网口处理电路211，其中：

所述单片机处理器21的第3至8脚依次分别与所述网口芯片211的第0至5脚相连接。所述网口芯片211，与接插件XP1相连接，用以与所述主控模件1相连接。

所述开关处理模块23还包括有同轴开关电路231，同轴开关电路232，同轴开关电路233其中：

所述开关处理模块23的第10脚至15脚，依次分别与所述同轴开关电路231的第0脚至5脚相连接，用以同轴开关的控制。

所述开关处理模块23的第16脚至18脚，依次分别与所述同轴开关电路232的第0脚至3脚相连接，用以同轴开关的控制。

所述开关处理模块23的第19脚至21脚，依次分别与所述同轴开关电路233的第0脚至3脚相连接，用以同轴开关的控制。

所述开关处理模块23的第30脚至31脚，与接插件XP5相连接，用以与被测设备的互连。

所述开关处理模块23的第32脚至45脚，与接插件XP6相连接，用以与被测设备的互连。

所述开关处理模块23的第46脚至50脚，与接插件XP7相连接，用以与被测设备的互连。

所述同轴开关电路231的第6脚至11脚，与接插件XP2相连接，用以与所述校准源模件3互连。

所述同轴开关电路232的第6脚至11脚，与接插件XP3相连接，用以与所述专用实时频谱模件4互连。

所述同轴开关电路233的第6脚至11脚，与接插件XP4相连接，用以与所述专用示波器模件5互连。

结合图1和图4可以看出：

所述校准源模件3为模块化结构，包括高稳晶振模块31，跳频数传射频源模块32，定频射频信号模块33，时间频率处理模块34，其中：

所述高稳晶振模块31的第1脚与2脚，依次分别与所述定频射频信号模块33的第2脚至3脚相连接，用以提供标准频率源。

所述高稳晶振模块31的第3脚与4脚，依次分别与所述跳频数传射频源模块32的第2脚至3脚相连接，用以提供标准频率源。

所述高稳晶振模块31的第5脚与6脚，依次分别与所述时间频率处理模块34的第2脚至3脚相连接，用以提供标准频率源。

所述高稳晶振模块31的第7脚与8脚，与接插件XP1相连接，用以与所述专用电源模件6互连。

所述跳频数传射频源模块32还包括有综合业务电路321，中频/频合电路322，射频处理电路323，音频处理电路324，其中：

所述跳频数传射频源模块32的第5至10脚，依次分别与所述综合业务电路321的第1脚至6脚相连接，用以AD/DA转换。

所述跳频数传射频源模块32的第11至25脚，依次分别与所述中频/频合电路322的第20脚至34脚相连接，用以产生一中频和二中频信号。

所述跳频数传射频源模块32的第26至45脚，依次分别与所述射频处理电路323的第15脚至34脚相连接，用以射频信号的放大的发射。

所述跳频数传射频源模块32的第77至110脚，依次分别与所述音频处理电路324的第18脚至51脚相连接，用以完车音频信号的采样。

所述跳频数传射频源模块32的第48至55脚，与接插件XP5相连接，用以与所述主控模件1互连。

所述跳频数传射频源模块32的第150至160脚，与接插件XP3相连接，用以与所述接口单元模件2互连。

所述定频射频信号模块33的第7脚至15脚，与接插件XP4相连接，用以与所述主控模件1互连。

所述定频射频信号模块33的第3脚至4脚，与接插件XP1相连接，用以与所述电源模件6互连。

所述时间频率处理模块34的第5脚至10脚，与接插件XP1相连接，用以与所述电源模件6互连。

所述时间频率处理模块34的第11脚至16脚，与接插件XP2相连接，用以与所述接口单元模件2互连。

本实用新型主要模块型号依次分别为：Inter处理器11为Corei5，单片机处理器21为C8051f022，高稳晶振模块31为SYN3303，其余为工业级通用件。

以上实施例，仅为本实用新型的较佳实例而已，用以说明本实用新型的技术特征和可实施性，并非用以限定本实用新型的申请专利权利；同时以上的描述，对于熟知本技术领域的专业人士应可明了并加以实施，因此，其他在未脱离本实用新型所揭示的前提下所完成的等效的改变或修饰，均应包含在所述的申请专利范围之内。