面向AES算法的抗侧信道攻击的随机掩码防护密码芯片的制作方法

本实用新型涉及信息安全技术领域，特别涉及一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片。

背景技术：

侧信道攻击技术是针对加密电子设备在运行过程中的时间消耗、功率消耗或电磁辐射之类的侧信道信息泄露而对加密设备进行攻击的方法，该方法可以低成本、快速、无损地提取出FPGA等密码芯片中的密钥，对密码芯片安全性提出了严峻的挑战。

AES算法能抵御数学模型分析的攻击，但是对未加任何防护措施的AES算法，侧信道攻击能在很短的时间内恢复其全部密钥。针对AES算法的FPGA芯片进行掩码防护来完成加密功能，能有效地抵抗多种抗侧信道攻击。因此，有必要设计一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片。

技术实现要素：

本实用新型所要解决的技术问题是，克服以上背景技术中提到的不足和缺陷，提供一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，以提高密码芯片的安全性。

为解决上述技术问题，本实用新型的技术解决方案如下：一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，包括CPU、安全访问逻辑SAL、EEPROM存储器、SRAM存储器、随机掩码生成器、AES算法的FPGA、随机掩码补偿电路，其特征在于：所述CPU、安全访问逻辑SAL、随机掩码生成器、AES算法的FPGA、随机掩码补偿电路通过总线互联；安全访问逻辑SAL分别与EEPROM存储器、SRAM存储器连接；随机掩码生成器与AES算法的FPGA、随机掩码补偿电路连接。

所述的CPU，用于完成数据的运算和相关控制功能。

所述的安全访问逻辑SAL，用于保证存储器内数据的安全性。

所述的EEPROM存储器，用于存储随机掩码和S盒。

所述的SRAM存储器，用于存储AES算法执行过程中产生的中间数据。

所述的随机掩码生成器，用于为AES算法提供随机掩码。

所述的AES算法的FPGA，用于装载和运行AES算法。

所述的随机掩码补偿电路，用于消除AES算法各轮的掩码，还原真实的输出值。

有益效果：本实用新型一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，对使用AES算法的FPGA芯片进行掩码防护来完成加密功能，优化了AES算法，可以有效地抵抗多种侧信道攻击，提高了密码芯片的安全性。

附图说明

图1为一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片的总体结构示意图。

图2为随机掩码产生、补偿过程的工作原理图。

具体实施方式

为了便于理解本实用新型，下文将结合说明书附图和较佳的实施例对本文实用新型做更全面、细致地描述，但本实用新型的保护范围并不限于一下具体实施例。

除非另有定义，下文中所使用的所有专业术语与本领域技术人员通常理解含义相同。本文中所使用的专业术语只是为了描述具体实施例的目的，并不是旨在限制本实用新型的保护范围。

实施例

如图1所示，本实用新型一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片的一种实施例，包括CPU（1）、安全访问逻辑SAL（2）、EEPROM存储器（3）、SRAM存储器（4）、随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7），其特征在于：所述CPU（1）、安全访问逻辑SAL（2）、随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7）通过总线互联；安全访问逻辑SAL（2）分别与EEPROM存储器（3）、SRAM存储器（4）连接；随机掩码生成器（5）与AES算法的FPGA（6）、随机掩码补偿电路（7）连接；所述的CPU，用于完成数据的运算和相关控制功能；所述的安全访问逻辑SAL，用于保证存储器内数据的安全性；所述的EEPROM存储器，用于存储随机掩码和S盒；所述的SRAM存储器，用于存储AES算法执行过程中产生的中间数据；所述的随机掩码生成器，用于为AES算法提供随机掩码；所述的AES算法的FPGA，用于装载和运行AES算法；所述的随机掩码补偿电路，用于消除AES算法各轮的掩码，还原真实的输出值。

进一步的，上述实施例中所述的一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片可采用如图2所示的工作原理实现掩码的产生和补偿。具体的如图2所示，包括随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7）。随机掩码生成器随机地产生16个8位常量m₀，m₁，m₂，…，m₁₅，组成一个掩码序列M_i={m₀，m₁，m₂，…，m₁₅}，M_i先与密钥进行异或运算，然后再与明文x进行异或运算，这样就不会暴露密钥，实现了对密钥的掩码防护；（Mi⊕密钥）⊕明文的结果做为AES算法的FPGA的输入，AES算法的FPGA逐轮地运行AES算法；AES算法的FPGA的输出端与随机掩码补偿电路相连；随机掩码补偿电路对上一轮加密操作进行掩码补偿操作，消除附带的掩码，还原真实的输出值，同时再添上新的掩码M_i+1，开始新一轮的加密，最后一轮结束前进行掩码补偿操作，消除掩码，输出正确的密文c。