一种12通道RS422数字信号光收发电路的制作方法

本实用新型涉及一种12通道RS422数字信号光收发电路。

背景技术：

在传统的电子系统中，数字信号主要通过电缆进行信号传输，这些传统的传输方案信号传输距离短，传输速率低，严重限制了电子系统的功能。随着电子技术的不断发展，现有传输方式已经不能满足系统对于数据传输的要求。

技术实现要素：

本实用新型的技术解决问题是：克服现有技术的不足，提供一种12通道RS422数字信号光收发电路，有效地延长了数据传输距离，提高了传输速率和系统传输容量，从而提高电子系统的性能。

本实用新型的技术解决方案是：一种12通道RS422数字信号光收发电路，包括发送回路接口电路、接收回路接口电路、发送回路电平转换隔离模块、接收回路电平转换隔离模块、FPGA芯片、串并转换芯片、SFP光发送接收芯片；

发送回路接口电路和接收回路接口电路均具有12路接收端口和12路输出端口，发送回路接口电路的12路接收端口用于接收12路RS422差分信号，12路输出端口与发送回路电平转换隔离模块连接，发送回路电平转换隔离模块与FPGA芯片连接，FPGA芯片同时与SFP光发送接收芯片连接；接收回路电平转换隔离模块与FPGA芯片连接，接收回路接口电路的12路接收端口与接收回路电平转换隔离模块连接，12路输出端口用于输出12路RS422信号；

发送回路接口电路将12路并行RS422信号转换为12路TTL信号，并输出给发送回路电平转换隔离模块；发送回路电平转换隔离模块经过电平转换将12路TTL信号转换为12路LVTTL信号；FPGA芯片对12路LVTTL信号进行高速采样后编码；串并转换芯片将编码后的12路并行LVTTL信号转换为串行电信号，并输出给SFP光发送接收芯片，SFP光发送接收芯片将串行电信号调制为光信号输出；

SFP光发送接收芯片接收外部输入的光信号，调制成电信号后输出给串并转换芯片；串并转换芯片将接收的电信号转换为12路并行信号，输出给FPGA芯片；FPGA芯片对每一路信号进行解码和采样，得到12路并行LVTTL信号输出给接收回路电平转换隔离模块；接收回路电平转换隔离模块经过电平转换将12路LVTTL信号转换为12路TTL信号；接收回路接口电路将12路TTL信号转换为12路并行RS422信号输出。

所述发送回路接口电路由三个DS26LS32MW芯片和三个电容C9组成，每个DS26LS32MW芯片的引脚VCC同时与ISO+5V以及一个电容C9的一端连接，电容C9的另一端以及每个DS26LS32MW芯片的引脚GND接ISO_GND，引脚4连接VCC+5V电源，每个DS26LS32MW芯片的引脚IN_A-和引脚IN_A+、引脚IN_B-和引脚IN_B+、引脚IN_C-和引脚IN_C+、引脚IN_D-和引脚IN_D+分别连接1路RS422差分信号，每个DS26LS32MW芯片的引脚OUT_A、引脚OUT_B、引脚OUT_C、引脚OUT_D作为输出端口与发送回路电平转换隔离模块连接，每个DS26LS32MW芯片的引脚接地。

所述发送回路电平转换隔离模块由三个发送回路电平转换隔离子模块组成，每个发送回路电平转换隔离子模块包括ADuM7440芯片U1、极性电容C4、极性电容C8、极性电容C6以及极性电容C12；

ADuM7440芯片U1的引脚VDD1A同时与ISO+5V以及极性电容C4的正极连接，极性电容C4的负极与ADuM7440芯片U1的引脚GND1连接，ADuM7440芯片U1的引脚VDD1B同时与ISO+5V以及极性电容C8的正极连接，极性电容C8的负极与ADuM7440芯片U1的引脚GND1连接，ADuM7440芯片U1的引脚VDD2A同时与VCC 3.3V以及极性电容C6的正极连接，极性电容C6的负极与ADuM7440芯片U1的引脚GND2连接，ADuM7440芯片U1的引脚VDD2B同时与VCC 3.3V以及极性电容C12的正极连接，极性电容C12的负极与ADuM7440芯片U1的引脚GND2连接；

ADuM7440芯片U1的引脚VIA、引脚VIB、引脚VIC、引脚VID与一个DS26LS32MW芯片的四个输出端口连接；

ADuM7440芯片U1的引脚VOA、引脚VOB、引脚VOC、引脚VOD与FPGA芯片的四个输入管脚连接。

所述串并转换芯片为DS92LV16TVHG芯片，FPGA芯片的12个发送输出管脚与DS92LV16TVHG芯片的引脚DIN0、引脚DIN1、引脚DIN2、引脚DIN3、引脚DIN4、引脚DIN5、引脚DIN6、引脚DIN7、引脚DIN8、引脚DIN9、引脚DIN10、引脚DIN11连接，DS92LV16TVHG芯片的引脚DO+与SFP光发送接收芯片的引脚TD+连接，DS92LV16TVHG芯片的引脚DO-与SFP光发送接收芯片的引脚TD-连接，DS92LV16TVHG芯片的引脚RIN+与SFP光发送接收芯片的引脚RD+连接，DS92LV16TVHG芯片的引脚RIN-与SFP光发送接收芯片的引脚RD-连接，SFP光发送接收芯片的引脚VeeT、引脚VeeR接地；

串并转换芯片为DS92LV16TVHG芯片的引脚ROUT0—ROUT11与FPGA芯片的12个接收输入管脚连接。

所述接收回路电平转换隔离模块由三个接收电平转换隔离子模块组成，每个接收电平转换隔离子模块包括ADuM7440芯片U8、电容C22、电容C23、电容C25以及电容C44；

电容C22连接在ADuM7440芯片U8的引脚VDD1A和引脚GND1之间，电容C25连接在ADuM7440芯片U8的引脚VDD1B和引脚GND1之间，电容C23连接在ADuM7440芯片U8的引脚VDD2A和引脚GND2之间，电容C44连接在ADuM7440芯片U8的引脚VDD2B和引脚GND2之间，ADuM7440芯片U8的引脚VDD1A和引脚VDD1B同时与VCC 3.3V连接，ADuM7440芯片U8的引脚GND1接地，ADuM7440芯片U8的引脚VDD2A和引脚VDD2B同时与ISO+5V连接，ADuM7440芯片U8的引脚GND2连接ISO_GND；

ADuM7440芯片U8的引脚VIA、引脚VIB、引脚VIC、引脚VID与FPGA芯片的4个接收输出管脚连接。

所述接收回路接口电路包括DS26LS31MW芯片、电阻R38、电阻R43、电阻R50、电阻R54、电阻R43、电阻R47、电阻R55、电阻R59、电阻R67以及电容C24；

DS26LS31MW芯片的引脚A_OUT+连接电阻R38，引脚A_OUT-连接电阻R43，引脚EN通过电阻R67连接ISO+5V，引脚B_OUT-连接电阻R50，引脚B_OUT+连接电阻R54，引脚D_OUT+连接电阻R43，引脚D_OUT+连接电阻R47，引脚C_OUT-连接电阻R55，引脚C_OUT+连接电阻R59，DS26LS31MW芯片的引脚VCC连接ISO+5V，引脚GND接ISO_GND；电容C24连接在DS26LS31MW芯片的引脚VCC和GND之间；

ADuM7440芯片U8的引脚VOA与DS26LS31MW芯片的引脚A_IN连接，ADuM7440芯片U8的引脚VOB与DS26LS31MW芯片的引脚B_IN连接，ADuM7440芯片U8的引脚VOC与DS26LS31MW芯片的引脚C_IN连接，ADuM7440芯片U8的引脚VOD与DS26LS31MW芯片的引脚D_IN连接；

ADuM7440芯片U8的引脚VIA、VIB、VIC、VID与FPGA芯片的四个输出管脚连接。

本实用新型与现有技术相比具有如下优点：

(1)本实用新型可以同时实现1路到12路RS422数字信号的远距离传输，解决了传统电缆传输信号距离短缺点；

(2)本实用新型12通道RS422数字信号传输速率可以同时工作在1Mbps，通过FPGA芯片实现3bit/4bit编码解码，确保每一路数字信号传输误码率小于1×10^-9。

(3)本实用新型通过应用SFP光发送接收芯片，将多路RS422数字信号通过一根光纤进行传输，便于上位机软件进行通信，实现方法灵活快捷，通用性强。

附图说明

图1为本实用新型结构框图；

图2为发送回路接口电路图；

图3为发送回路电平转换隔离模块电路图；

图4为串并转换芯片发送部分电路图；

图5为串并转换芯片接收部分电路图

图6为接收回路电平转换隔离模块电路图；

图7为接收回路接口电路图；

图8为SFP光发送接收芯片电路图。

具体实施方式

下面对光收发电路的具体实现方法做解释。

为了克服上述电子系统中的传输限制，有效地提高电子系统的性能，有效延长电子系统中前端设备与后端设备之间的距离，本实用新型在电子系统中增加光收发电路，使用光纤作为传输介质，数字光端机设备可以有效地延长数据传输距离至几十公里，有效地提高系统传输容量，能够实现多通道RS422数字信号的光传输功能，从而提高电子系统的性能。实现方法简单快捷，通用性强。

如图1所示，本实用新型一种12通道RS422数字信号光收发电路，其特征在于：包括发送回路接口电路、接收回路接口电路、发送回路电平转换隔离模块、接收回路电平转换隔离模块、FPGA芯片、串并转换芯片、SFP光发送接收芯片。

发送回路接口电路和接收回路接口电路均具有12路接收端口和12路输出端口，发送回路接口电路的12路接收端口用于接收12路RS422差分信号，12路输出端口与发送回路电平转换隔离模块连接，发送回路电平转换隔离模块与FPGA芯片连接，FPGA芯片同时与SFP光发送接收芯片连接；接收回路电平转换隔离模块与FPGA芯片连接，接收回路接口电路的12路接收端口与接收回路电平转换隔离模块连接，12路输出端口用于输出12路RS422信号。

光发送过程中，发送回路接口电路将12路并行RS422信号转换为12路TTL信号，并输出给发送回路电平转换隔离模块；发送回路电平转换隔离模块经过电平转换将12路TTL信号转换为12路LVTTL信号；FPGA芯片对12路LVTTL信号高速采样后，进行3BIT/4BIT均衡编码、FIFO缓存；串并转换芯片将FIFO缓存的12路并行LVTTL信号转换为串行高速电信号，并输出给SFP光发送接收芯片，SFP光发送接收芯片将串行高速电信号调制为光信号输出。

光接收过程中，SFP光发送接收芯片接收外部输入的光信号，调制成电信号后输出给串并转换芯片；串并转换芯片将接收的电信号转换为12路并行信号，输出给FPGA芯片；每一路信号送入FPGA芯片进行缓存、3BIT/4BIT解码和采样，得到12路并行LVTTL信号输出给接收回路电平转换隔离模块；接收回路电平转换隔离模块经过电平转换将12路LVTTL信号转换为12路TTL信号；接收回路接口电路将12路TTL信号转换为12路并行RS422信号输出。

FPGA高速采集及输出数字信号时，通过单端IO口更容易实现，而RS422数字信号为差分信号，因此在数字信号输入时，需要把差分信号通过发送回路接口电路变为单端信号；而在数字信号输出时，需要把单端数字信号通过接收回路接口电路变为差分信号。

如图2所示，发送回路接口电路由三个DS26LS32MW芯片和三个电容C9组成，每个DS26LS32MW芯片的引脚16同时与ISO+5V以及一个电容C9的一端连接，电容C9的另一端以及每个DS26LS32MW芯片的引脚8接ISO_GND，引脚4连接VCC+5V电源，每个DS26LS32MW芯片的引脚1和引脚2、引脚14和引脚15、引脚6和引脚7、引脚10和引脚9分别连接1路RS422差分信号，每个DS26LS32MW芯片的引脚3、引脚13、引脚5、引脚11作为输出端口与发送回路电平转换隔离模块连接，每个DS26LS32MW芯片的引脚12接地。

FPGA芯片输入数字信号或者输出数字信号电平为3.3V LVTTL电平，而发送回路接口电路中的电平为5V TTL电平，这就需要电平转换。在电平转换的同时，通过光耦隔离，实现电气隔离，达到保护设备的目的。

如图3所示，发送回路电平转换隔离模块由三个发送回路电平转换隔离子模块组成，每个发送回路电平转换隔离子模块包括ADuM7440芯片U1、极性电容C4、极性电容C8、极性电容C6以及极性电容C12；

ADuM7440芯片U1的引脚1同时与ISO+5V以及极性电容C4的正极连接，极性电容C4的负极与ADuM7440芯片U1的引脚2连接，ADuM7440芯片U1的引脚7同时与ISO+5V以及极性电容C8的正极连接，极性电容C8的负极与ADuM7440芯片U1的引脚8连接，ADuM7440芯片U1的引脚16同时与VCC3.3V以及极性电容C6的正极连接，极性电容C6的负极与ADuM7440芯片U1的引脚15连接，ADuM7440芯片U1的引脚10同时与VCC 3.3V以及极性电容C12的正极连接，极性电容C12的负极与ADuM7440芯片U1的引脚9连接；

ADuM7440芯片U1的引脚3、引脚4、引脚5、引脚6与一个DS26LS32MW芯片的四个输出端口连接；

ADuM7440芯片U1的引脚11、引脚12、引脚13、引脚14与FPGA芯片的四个输入管脚连接。

在光发送过程中，由于SFP芯片需要输入串行高速数据，而FPGA采集的是多路并行信号，因此需要串并转换芯片将并行信号转成串行信号，继而驱动SFP光芯片。在光接收过程中，SFP光芯片输出串行信号，需要串并转换芯片将串行信号转成多路并行信号，完成每一路信号的分发功能。

如图4和图5所示，串并转换芯片为DS92LV16TVHG芯片，FPGA芯片的12个发送输出管脚与DS92LV16TVHG芯片的引脚DIN0、引脚DIN1、引脚DIN2、引脚DIN3、引脚DIN4、引脚DIN5、引脚DIN6、引脚DIN7、引脚DIN8、引脚DIN9、引脚DIN10、引脚DIN11连接，DS92LV16TVHG芯片的引脚DO+与SFP光发送接收芯片的引脚TD+连接，DS92LV16TVHG芯片的引脚DO-与SFP光发送接收芯片的引脚TD-连接，DS92LV16TVHG芯片的引脚RIN+与SFP光发送接收芯片的引脚RD+连接，DS92LV16TVHG芯片的引脚RIN-与SFP光发送接收芯片的引脚RD-连接，SFP光发送接收芯片的引脚VeeT、引脚VeeR接地；

串并转换芯片为DS92LV16TVHG芯片的引脚ROUT0—ROUT11与FPGA芯片的12个接收输入管脚连接。串并转换芯片为DS92LV16TVHG芯片的引脚AGND和PGND接地。

SFP光发送接收芯片采用华为SFP-GE-LX-SM1310-BIDI实现，如图8所示。

如图6所示，接收回路电平转换隔离模块由三个接收电平转换隔离子模块组成，每个接收电平转换隔离子模块包括ADuM7440芯片U8、电容C22、电容C23、电容C25以及电容C44；

电容C22连接在ADuM7440芯片U8的引脚VDD1A和引脚GND1之间，电容C25连接在ADuM7440芯片U8的引脚VDD1B和引脚GND1之间，电容C23连接在ADuM7440芯片U8的引脚VDD2A和引脚GND2之间，电容C44连接在ADuM7440芯片U8的引脚VDD2B和引脚GND2之间，ADuM7440芯片U8的引脚VDD1A和引脚VDD1B同时与VCC 3.3V连接，ADuM7440芯片U8的引脚GND1接地，ADuM7440芯片U8的引脚VDD2A和引脚VDD2B同时与ISO+5V连接，ADuM7440芯片U8的引脚GND2连接ISO_GND；

ADuM7440芯片U8的引脚VIA、引脚VIB、引脚VIC、引脚VID与FPGA芯片的4个接收输出管脚连接。

如图7所示，接收回路接口电路包括DS26LS31MW芯片U10、电阻R38、电阻R43、电阻R50、电阻R54、电阻R43、电阻R47、电阻R55、电阻R59、电阻R67以及电容C24；

DS26LS31MW芯片的引脚A_OUT+连接电阻R38，引脚A_OUT-连接电阻R43，引脚EN通过电阻R67连接ISO+5V，引脚B_OUT-连接电阻R50，引脚B_OUT+连接电阻R54，引脚D_OUT+连接电阻R43，引脚D_OUT+连接电阻R47，引脚C_OUT-连接电阻R55，引脚C_OUT+连接电阻R59，DS26LS31MW芯片的引脚VCC连接ISO+5V，引脚GND接ISO_GND；电容C24连接在DS26LS31MW芯片的引脚VCC和GND之间。

ADuM7440芯片U8的引脚VOA与DS26LS31MW芯片的引脚A_IN连接，ADuM7440芯片U8的引脚VOB与DS26LS31MW芯片的引脚B_IN连接，ADuM7440芯片U8的引脚VOC与DS26LS31MW芯片的引脚C_IN连接，ADuM7440芯片U8的引脚VOD与DS26LS31MW芯片的引脚D_IN连接。

ADuM7440芯片U8的引脚VIA、VIB、VIC、VID与FPGA芯片的四个输出管脚连接。

根据香农采样定理，FPGA芯片高速采样或输出时，采集频率必须大于信号最高速率的2倍以上，才能无损的还原出信号。FPGA芯片将数据缓存到FIFO中，通过3bit/4bit编码及解码，可以保证数据无误码的进行传输。

光发送部分与光接收部分通过光纤进行连接。FPGA芯片和串并转换芯片之间通过16位并行数据总线连接，并行数据时钟为400MHz，串并转换芯片和SFP光发送接收芯片之间的数据传输速率为640Mbps。

本实用新型说明书中未作详细描述的内容属于本领域技术人员的公知技术。