专利名称：音、视频数字信号混合传输电路的制作方法
技术领域：
本实用新型涉及对视频监控系统、防盗系统、户外LED显示屏远距离音、像有线传输电路的改进。
背景技术：
在视频监控系统、防盗系统、户外LED显示屏等需要远距离音画有线传输中，需要将音频信号和视频信号传输到几百米甚至千米外的远方，传统方法是将音频信号和视频信号通过不同的传输线路独立传输，适合于传输距离较短和声道数较少的场合，当传输距离在千米之外，声道数较多时，例如5.1声道音频信号共有六个声道，1套视频和6套音频的传输线路将使成本明显增加。目前，将音频信号和视频信号混合传输的方法一般为混频传输，即在信号发送端，将不同频率的音频和视频信号通过混频器进行混频，在信号的接收端在通过分频器将此具有不同频率的音视频信号进行分频，从而分离出音频信号和视频信号，进而实现音视频信号的混合远程传输，但由于在混频传输过程中，需采用混频器、分频器、滤波器等设备，使成本大大增加，且由于在信号传输过程中，需要对信号进行多次处理，信号在很大程度上衰减，从而使信号传输效率降低。
发明内容
本实用新型要解决的技术问题是提供一种能有效传输音频信号和视频信号的在一条线路上实现混合传输的电路。只需使用一根传输线即可完成音频信号和视频信号的传输，使技术成本低，信号的传输率较高。
为实现上述目的，本实用新型所采取的技术手段是同一条传输线路上将音频信号混合嵌入串行视频信号。音频信号的嵌入原理如下，设有N路音频信号需要传输(如5.1声道音频信号共有6路)，N路模拟的音频信号经N路A/D转换器后，转换成N组，每组m bit(m＝12或其它整数，视精度要求而定)的音频数据信号，N组音频数据分别存入N组移位寄存器中，N组移位寄存器级联后，形成一路串行输出，N组移位寄存器能够起到并串转换作用。在时间上，音频数据信号是整场连续有效的低速率信号，而视频信号是间断性有效的高速率信号，为了解决这种差异，再引入了FIFO型缓存器，音频数据可低速连续性地存入FIFO，而高速间断性地从FIFO中读出数据。从而形成1位串行音频数据，加上7位备用控制信号和24位视频数据共32位，可以在管理软件支持下，混合编组输出16位的复合视频信号，经16进1出的专用发送器(例如TLK2501收发器)，再次并串转换成1位信号TXD借助同一根传输线完成向外传输。7位备用控制信号可用于亮度控制、伽玛校正控制、音量音色控制等。
在远处的接收端，借助于1进16出的专用接收器6(例如TLK2501收发器)将经传输线路过来的RXD信号，转换成16位的复合视频信号，借助时序管理软件的支持输出24位RGB信号、7位备用控制信号和1位串行音频信号。24位RGB信号用于显示，7位备用控制信号用于控制作用，1位串行音频信号经FIFO型缓存器，实现音频数据高速间断性地存入FIFO，而低速连续性地从FIFO中读出数据，串行音频数据再经N组移位寄存器的串并转换过程，输出N组并行音频数据，再经N组D/A转换器转换复原成N路模拟的整场连续的音频信号。可见，接收过程的数据流与发送过程相反。专用发送器5和专用接收器6属于现有技术，在此省略。
与视频信号明显不同，音频信号具有传输率低，整场时间内均有效的特点。利用音频信号和视频信号的这种特征差异，经并串转化形成一路复合的音视频信号是一个可行方案。本电路的设计就建立在现有远距离视频数字传输电路的基础上。
所述的信号发送单元包括音频A/D转换器，其信号输入端与待传音频信号对应输出端口相连，音频A/D转换器的输出端口接至移位寄存器，经并串转换后的数字信号送至缓存器的写端口，从缓存器高速读出的数字音频信号从输出端口引出，与数字视频信号、备用控制信号按混合编组规则送至发送器上对应的并行信号输入端口，转化为高速串行信号发送到传输线上；所述的信号接收单元包括接收器，其信号输入端与信号传输线的另一端相连，从接收器的对应的数据输出端口引出的视频信号引至本装置的输入端口，对应音频串行数字信号引出端则连接在缓存器的数字信号输入端，缓存器的数字信号输出端接至移位寄存器，经串并转换后的数字信号送至音频D/A转换器的信号输入端，由缓存器输出的并行数字音频信号经D/A转换器转换为多路模拟信号引至本装置的音频信号输出端口。
为适应多路音频信号加入混合传输，本装置中的A/D转换器还可设计为一个N路并联的音频A/D转换器组，与之对应的移位寄存器亦有N个对应的音频数字信号输入端口，音频A/D转换器的采样时钟信号(sclk_t)取自行同步时钟信号(Hsync)经Q倍的倍频器后所产生的时钟信号，Q为2或2以上整数，取Q值以“行时钟频率的Q倍略大于60kHz”为原则，在所述接收单元的移位寄存器也具有N组对应的存储单元，具有N个对应的音频数字信号读出端口，缓存器中的读时钟信号取自Q倍的倍频器，接收单元的Q值与发送单元的Q值相同，倍频器的时钟输入端与接受器中分出的视频行同步信号(Hsync)输出端相连，音频D/A转换器是一个N路并联的D/A转换器组，每组D/A转换器具有独立的输出端口，采样时钟为行同步时钟信号(Hsync)的Q倍频。发送器和接收器可具体采用芯片TLK2501。
采用上述的装置后，由于把音频信号和视频信号合并为一路数据信号，只通过一套传输线路将复合的音视频信号传输到远处的接收端，所需装置的额外成本，远小于现有技术中专用的音频传输线路成本，使得长距离传输和声道数较多时成本显著降低，而且在音频信号和视频信号合并的过程中，减小了在音频信号和视频信号的转换处理过程中音频信号和视频信号的损失，使得信号较为稳定，且传输率高。
以下结合附图和具体的实施例对本发明作进一步的详细说明
图1是本电路的结构框图。
图2是图1所示的信号发送单元1电路结构示意图。
图3是图1所示的信号接收单元2电路结构示意图。
图4是图2中信号发送单元1缓存器5的外围电路示意图。
图5是图3中信号接收单元2缓存器9的外围电路示意图图6是本电路信号发送单元1中A/D转换电路的两路音频实例示意图。
图7是本实用新型信号发送单元1中音、视频信号混合分组示意图。
图8是本实用新型信号接收单元2中音、视频信号混合分离示意图。
图中的1代表数字信号发送单元，2代表数字信号接收单元，3是数据传输线，4代表A/D转换器，5、9缓存器，6代表D/A转换器，7代表专用发送芯片，8代表专用接收芯片，10、11代表移位寄存器，5A、9A代表时序控制器，RGB为24bit宽视频数据信号，dataen代表数据有效信号，DCLK代表并行数据时钟信号，Vsync代表场同步信号，Hsync代表行同步信号，FIFO代表先进先出型缓存器，TXD、RXD代表高速传输的串行数据信号，sclk_t代表发送端采样时钟信号，sclk_r代表接收端采样时钟信号，A代表1位串行音频数字信号，C6-C0代表7位备用控制信号，R0-R7、G0-G7、B0-B7代表24位视频数字信号。
具体实施方式
由图1至图3可知，本实用新型的结构包括数字信号传输线路3及设定传输线路3两端的数字信号发送单元1、数字信号接收单元2两部分电路，关键的设计是所述的信号发送单元1包括音频A/D转换器4，其信号输入端与待传音频信号对应输出端口相连，音频A/D转换器4的输出端口接至移位寄存器10，经并串转换后的数字信号再送至缓存器5的写端口，从缓存器5高速读出的数字音频信号从输出端口引出，与数字视频信号、备用控制信号按混合编组规则送至发送器7上对应的并行信号输入端口，转化为高速串行信号TXD发送到传输线上；所述的信号接收单元2包括接收器8，RXD信号输入端与信号传输线3的另一端相连，从接收器8的对应的数据输出端口引出的视频信号引至本装置的输入端口，对应音频串行数字信号引出端则连接在缓存器9的数字信号输入端，缓存器9的数字信号输出端接至移位寄存器11，经串并转换后的数字信号送至音频D/A转换器6的信号输入端，由缓存器9输出的并行数字音频信号经D/A转换器6转换为多路模拟信号引至本电路的音频信号输出端口。
从图4-图6可进一步看出缓存器5的结构中包括时序控制器5A，缓存器5的写时钟信号取自发送端移位时钟，发送端移位时钟取自A/D转换器(4)的采样时钟(sclk_t)的倍频信号，缓存器5的读时钟信号端接视频并行数据时钟信号DCLK，写请求信号控制端固定接高电平，缓存器5的读请求信号控制端接在时序控制器5A的控制信号输出端，时序控制器5A的输入端口接视频场同步信号Vsync、数据有效信dataen和视频时钟信号DCLK。
由于低速率串行音频数据流在时间上是连续的，故缓存器5的写请求信号wrreq固定接高电平VCC，在低频采样时钟sclk_t控制下实现低速连续性地将串行音频数据写入缓存器5，每场向缓存器5写入一定量的数据，称为“一场音频数据量”。时序控制器根据场同步信号Vsync和数据有效信号dataen，在DCLK控制下产生缓存器5的读请求信号rdreq，保证在缓存器5存入“一场音频数据量”后，在下一场第1个数据有效行，即dataen为高电平开始，从缓存器5中读取数据，与视频数据RGB一起送往按一定的规则送往发送器7，由于一场内的音频数据量远小于一场内的视频数据量，音频数据的存在时间只限于每场开始后的几十个数据有效行内。一场有几百个数据有效行，只有每场开始的几十个数据有效行内时序控制器才发出读缓存器5请求信号rdreq，在高频时钟DCLK控制下实现高速间断性地读缓存器5。
缓存器9的结构中包括时序控制器9A组成，缓存器9的读请求信号端接高电平，读时钟信号取自接收端的移位时钟信号，接收端移位时钟与发送端移位时钟频率相同，取自D/A转换器(6)的采样时钟(sclk_r)的倍频信号，缓存器9的写时钟信号端接视频时钟信号DCLK，写请求信号控制端接时序控制器9A的控制信号输出端，视频场同步信号Vsync、数据有效信dataen和视频并行数据时钟信号DCLK接在时序控制器9A的控制信号输入端。
此处的场同步信号Vsync的时序控制电路9A与缓存器5中时序控制电路5A工作原理相似，只在每场前几十行内产生缓存器9的写请求信号wrreq，在高频时钟DCLK控制下实现高速间断性地写入缓存器9。缓存器9的读请求信号rdreq固定接高电平VCC，表明缓存器9在低频移位时钟信号控制下低速连续性地读出缓存器9中的音频数据。从缓存器9中读出的串行音频信号送入移位寄存器，实现串并转换，如图5所示。对于本实施例，音频信号有N个声道，每个声道串并转换电路由1个12bit移位寄存器组成，则低频移位时钟信号clk是D/A采样时钟信号sclk_r的12N倍频后生成。
当传输N路音频信号时，所述的A/D转换器4是一个N路并联的音频A/D转换器组，与之对应的移位寄存器10具有N个对应的音频数字信号输入端口，音频A/D转换器4的采样时钟信号sclk_t取自行同步时钟信号(Hsync)经Q倍的倍频器后所产生的时钟信号，Q为2或2以上整数，取Q值以“行时钟频率的Q倍略大于60kHz”为原则，在所述接收单元2的移位寄存器11具有N组对应的的音频数字信号读出端口，缓存器9结构中包括倍频器，读时钟信号取自Q倍的倍频器，接收单元的Q值与发送单元的Q值相同，倍频器的时钟输入端与接受器8中分出的视频行同步信号Hsync输出端相连，音频D/A转换器6是一个N路并联的D/A转换器组，每组D/A转换器具有独立的输出端口，采样时钟为行同步时钟信号Hsync的Q倍频。
N路模拟的音频信号经N路AD转换器1后，转换成N组，每组m bit(m＝12或其它整数，视精度要求而定)的音频数据信号，N组音频数据分别存入N组移位寄存器10中，N组移位寄存器级联后，形成一路串行输出，N组移位寄存器起到并串转换作用。在时间上，音频数据信号是整场连续有效的低速率信号，而视频信号是间断性有效的高速率信号，为了解决这种差异，引入了FIFO型缓存器，音频数据可低速连续性地存入FIFO，而高速间断性地从FIFO中读出数据。
以音频信号为2路，视频信号24bit为例，每路音频信号经A/D转换，输出m＝12位宽的数字音频信号，N和m为其它值时的处理过程相似。A/D转换器4每转换1次，产生的音频数据同步地写入2组级联的移位寄存器10，由图4-6可知，在移位时钟clk作用下连续不断地移位输出1bit的低速率串行音频数据流，此时，倍频器的倍数为N×m＝24。低速度串行音频数据经缓存器5，输出高速率的串行音频数据流，缓存器5的工作原理同上。由缓存器5读出的1bit的串行音频A、7bit的备用控制信号C6～C0和24bit的RGB视频信号共32bit，分组复合成为2个16bit的混合视频信号，送往发送器7(例如TLK2501收发器)，其中，7位备用控制信号可用于亮度控制、伽玛校正控制、音量音色控制等。在远处的接收端，接收器8(例如TLK2501收发器)将经传输线路过来的信号，转换成16位的复合视频信号，并通过对复合视频信号的还原，分离出24位RGB信号、7位备用控制信号和1位串行音频信号，由图3所示，24位RGB信号用于显示，7位备用控制信号用于控制作用，1位串行音频信号传送给缓存器9，实现音频数据高速间断性地存入缓存器，而低速连续性地从缓存器中读出串行音频数据，缓存器9的工作原理同上。串行音频数据输入到2组相互级联的移位寄存器11的信号输入端，并经过处理后，输出2组并行音频数据，由图11所示。两组并行音频数据再经2组D/A转换器6后转换成2组模拟的整场连续的音频信号，从而实现音、视频信号的混合有线远程传输。
权利要求1.音、视频数字信号混合传输电路，该电路包括数字信号传输线路(3)及设定传输线路(3)两端的数字信号发送单元(1)、数字信号接收单元(2)两部分电路，其特征在于所述的信号发送单元(1)包括音频A/D转换器(4)，其信号输入端与待传音频信号对应输出端口相连，音频A/D转换器(4)的输出端口接至移位寄存器(10)经并串转换后的数字信号送至缓存器(5)的写端口，从缓存器(5)高速读出的数字音频信号从输出端口引出，与数字视频信号、备用控制信号按混合编组规则送至发送器(7)上对应的并行信号输入端口转化为高速串行信号TXD发送到传输线上；所述的信号接收单元(2)包括接收器(8)，高速数字信号RXD的输入端与信号传输线(3)的另一端相连，从接收器(8)的对应的数据输出端口引出的视频信号引至本装置的输入端口，对应音频串行数字信号引出端则连接在缓存器(9)的数字信号输入端，缓存器(9)的数字信号输出端接至移位寄存器(11)，经串并转换后的数字信号送至音频D/A转换器(6)的信号输入端，由缓存器(9)输出的并行数字音频信号经D/A转换器(6)转换为多路模拟信号引至本装置的音频信号输出端口。
2.根据权利要求1所述的音、视频数字信号混合传输电路，其特征在于缓存器(5)的结构中包括时序控制器(5A)，缓存器(5)的写时钟信号端取自发送端移位时钟，发送端移位时钟取自A/D转换器(4)的采样时钟(sclk_t)的倍频信号，缓存器(5)的读时钟信号端接视频并行数据时钟信号(DCLK)，写请求信号控制端固定接高电平，缓存器(5)的读请求信号控制端接在时序控制器(5A)的控制信号输出端，时序控制器(5A)的输入端口接视频场同步信号(Vsync)、数据有效信(dataen)和视频时钟信号(DCLK)。
3.根据权利要求1所述的音、视频数字信号混合传输电路，其特征在于缓存器(9)的结构中包括时序控制器(9A)组成，缓存器(9)的读请求信号端接高电平，读时钟信号取自接收端的移位时钟信号，接收端移位时钟与发送端移位时钟频率相同，取自D/A转换器(6)的采样时钟(sclk_r)的倍频信号，缓存器(9)的写时钟信号端接视频时钟信号(DCLK)，写请求信号控制端接时序控制器(9A)的控制信号输出端，场同步信号(Vsync)、数据有效信(dataen)和视频并行数据时钟信号(DCLK)接在时序控制器(9A)的控制信号输入端。
4.根据权利要求1所述的音、视频数字信号混合传输电路，其特征在于所述的A/D转换器(4)是一个N路并联的音频A/D转换器组，与之对应的移位寄存器(10)具有N个对应的音频数字信号输入端口，音频A/D转换器(4)的采样时钟信号(sclk_t)取自行同步时钟信号(Hsync)经Q倍的倍频器后所产生的时钟信号，Q为2或2以上整数，取Q值以“行时钟频率的Q倍略大于60kHz”为原则，在所述接收单元(2)的移位寄存器(11)具有N组对应的的音频数字信号读出端口，缓存器(9)结构中包括倍频器，读时钟信号取自Q倍的倍频器，接收单元的Q值与发送单元的Q值相同，倍频器的时钟输入端与接受器(8)中分出的视频行同步信号(Hsync)输出端相连，音频D/A转换器(6)是一个N路并联的D/A转换器组，每组D/A转换器具有独立的输出端口，采样时钟为行同步信号(Hsync)的Q倍频。
5.根据权利要求1所述的音、视频数字信号混合传输电路，其特征在于发送器(7)和接收器(8)具体采用芯片TLK2501。
6.根据权利要求2或3所述的音、视频数字信号混合传输电路，其特征在于N为大于1的正整数。
专利摘要本实用新型公开了音、视频信号在一条线路上实现混合传输的电路，该电路设在视频数字信号传输线路的两端，包括在信号发送单元、信号接收单元两大部分电路，发送单元中包括音频信号A/D转换器、移位寄存器、缓存器和专用发送芯片，信号接收单元包括音频信号D/A转换器、移位寄存器、缓存器和专用接受芯片，转化后的音频数字信号借助于软件支持下经过串并转换，与视频信号混编后发送至接收单元，再还原为模拟音频信号与视频信号同步输出。
文档编号H04N7/52GK2857377SQ20052012165
公开日2007年1月10日 申请日期2005年12月31日 优先权日2005年12月31日
发明者梁宁 申请人:康佳集团股份有限公司