一种宽频大动态四通道数字接收机的制作方法

本发明属于无线电技术领域，特别涉及一种宽频大动态四通道数字接收机。

背景技术：

自1992年软件无线电概念提出到今天，已经发展了25年，其核心是使用开放性﹑可扩展性﹑结构精简的硬件作为通用平台，把尽可能多的无线电功能用可重构﹑可升级的构件化软件来实现。数字接收机是软件无线电核心技术之一，可以使用通用的平台配合构件化软件实现多领域的应用。

现有技术中的数字接收机通常电路结构复杂，硬件成本过高，体积大，因此亟需提出一种电路结构简单，集成度高，成本低廉，体积小的数字接收机。

技术实现要素：

本发明为了克服上述现有技术的不足，提供了一种宽频大动态四通道数字接收机，本发明选用了通用的元器件，简化了电路设计，而且本发明的电路结构简单，集成度高，成本低廉，体积小。

为实现上述目的，本发明采用了以下技术措施：

一种宽频大动态四通道数字接收机包括四组结构完全相同且彼此之间相互独立的中频信号接收单元，四组所述中频信号接收单元的信号输入端均连接时钟分配器的信号输出端，所述时钟分配器的信号输入端连接时钟信号，四组所述中频信号接收单元的信号输出端均连接可编程下变频器的信号输入端，所述可编程下变频器与FPGA控制芯片之间双向通信连接，所述FPGA控制芯片与EPROM存储器之间双向通信连接，FPGA控制芯片的信号输出端连接驱动器的信号输入端，所述驱动器的信号输出端输出一路至四路I/Q数据信号。

优选的，所述中频信号接收单元包括射频变压器、模数转换器以及D触发器，其中，

射频变压器，其用于将中频信号转换成双端差分信号，并将所述双端差分信号输送至模数转换器的信号输入端；

模数转换器，其信号输入端分别与射频变压器的信号输出端、时钟分配器的信号输出端相连，所述模数转换器的信号输出端与D触发器的信号输入端相连；

D触发器，其信号输出端连接可编程下变频器的信号输入端。

优选的，所述射频变压器包括美国Mini-Circuits公司生产的DT4-1WT芯片，所述DT4-1WT芯片的引脚1连接中频信号，引脚3接地，引脚4和引脚6均连接模数转换器，引脚5连接电容后接地。

优选的，所述模数转换器包括美国ADI公司生产的AD6645芯片，所述AD6645芯片的引脚5和引脚6均连接时钟分配器，AD6645芯片的引脚52、14位数据输出引脚、1位超量程位指示输出引脚均连接D触发器。

进一步的，所述D触发器选用16位的型号为74LCX16374MEA的D触发器芯片，所述AD6645芯片的引脚52连接74LCX16374MEA的CP1引脚和CP2引脚，AD6645芯片的14位数据输出引脚、1位超量程位指示输出引脚分别对应连接74LCX16374MEA的15位输入引脚，74LCX16374MEA的信号输出引脚连接可编程下变频器。

进一步的，所述时钟分配器包括型号为MC100EL14的芯片。

进一步的，所述可编程下变频器包括型号为ISL5416KI的芯片。

更进一步的，所述FPGA控制芯片包括型号为EP20K200EPC484的芯片。

更进一步的，所述EPROM存储器至少包括一个EPC2LI20芯片。

更进一步的，所述驱动器包括型号为74FCT163245的芯片，所述74FCT163245芯片用于输出一路至四路I/Q数据信号。

本发明的有益效果在于：

1)、本发明包括四组结构完全相同且彼此之间相互独立的中频信号接收单元，以及时钟分配器、可编程下变频器、FPGA控制芯片、EPROM存储器、驱动器，本发明可以根据实际需要输出一路至四路I/Q数据信号，本发明将四个独立的宽带信道集成到一个线路中，在一个集成芯片上即可实现四路数字下变频的功能，大大地节约了资源，节省了硬件成本，而且电路结构简单，集成度高，成本低廉，体积小，本发明选用了通用的元器件，简化了电路设计。

2)、所述EPROM存储器至少包括一个EPC2LI20芯片，用于将FPGA控制芯片的控制程序保存下来，如果一片EPC2LI20芯片存储空间不够，可以将使用多片EPC2LI20芯片并联使用，因此本发明的存储空间大，使用方便。

3)、所述射频变压器包括美国Mini-Circuits公司生产的DT4-1WT芯片，模数转换器包括美国ADI公司生产的AD6645芯片，所述D触发器选用16位的型号为74LCX16374MEA的D触发器芯片，所述可编程下变频器包括型号为ISL5416KI的芯片，所述EPROM存储器至少包括一个EPC2LI20芯片，所述FPGA控制芯片包括型号为EP20K200EPC484的芯片，所述驱动器包括型号为74FCT163245的芯片，上述芯片均是通用的元器件，上述多个特定型号的部件互相配合，实现了本发明的最优设计。

附图说明

图1为本发明的结构原理框图；

图2为模数转换器的AD6645芯片的引脚配置图。

图中的附图标记含义如下：

10—中频信号接收单元 11—射频变压器 12—模数转换器

13—D触发器 20—时钟分配器 30—可编程下变频器

40—FPGA控制芯片 50—EPROM存储器 60—驱动器

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，一种宽频大动态四通道数字接收机包括四组结构完全相同且彼此之间相互独立的中频信号接收单元10，四组所述中频信号接收单元10的信号输入端均连接时钟分配器20的信号输出端，所述时钟分配器20的信号输入端连接时钟信号，四组所述中频信号接收单元10的信号输出端均连接可编程下变频器30的信号输入端，所述可编程下变频器30与FPGA控制芯片40之间双向通信连接，所述FPGA控制芯片40与EPROM存储器50之间双向通信连接，FPGA控制芯片40的信号输出端连接驱动器60的信号输入端，所述驱动器60的信号输出端输出一路至四路I/Q数据信号。

所述中频信号接收单元10包括射频变压器11、模数转换器12以及D触发器13，所述射频变压器11用于将中频信号转换成双端差分信号，并将所述双端差分信号输送至模数转换器12的信号输入端；所述模数转换器12的信号输入端分别与射频变压器11的信号输出端、时钟分配器20的信号输出端相连，所述模数转换器12的信号输出端与D触发器13的信号输入端相连；所述D触发器13的信号输出端连接可编程下变频器30的信号输入端。

具体的，所述时钟信号为80MHz且为单端输入。

所述射频变压器11的信号输入端连接中频信号，根据实际输出需要，4个射频变压器11选择连接中频信号，射频变压器11将中频信号变成差分输出信号输入至模数转换器12的信号输入端；

所述射频变压器11包括美国Mini-Circuits公司生产的DT4-1WT芯片，所述DT4-1WT芯片的引脚1连接中频信号，引脚3接地，引脚4和引脚6均连接模数转换器12，引脚5连接电容后接地，所述DT4-1WT芯片的工作频率2～755MHz。

如图2所示，所述模数转换器12包括美国ADI公司生产的AD6645芯片，所述AD6645芯片的引脚5和引脚6均连接时钟分配器20，AD6645芯片的引脚52、14位数据输出引脚、1位超量程位指示输出引脚均连接D触发器13；

AD6645芯片是一款高速、高性能、14位单芯片的模数转换器，中频采样频率最高可到200MHz，第二奈奎斯特特频带内多音无杂散动态范围达到100dBFS，信噪比大于72dB，二进制补码数字输出格式。时钟分配器20送来的差分时钟信号在上升沿时AD6645芯片开始转换，AD6645芯片的引脚36是最低有效位输出脚，引脚51是最高有效位输出脚，引脚37～41和引脚44～50是中间12位有效位输出脚，AD6645芯片的引脚52是数据就绪输出脚，AD6645的引脚32是超量程位指示脚。

所述D触发器13选用16位的型号为74LCX16374MEA的D触发器芯片，所述AD6645芯片的引脚52连接74LCX16374MEA的CP1引脚和CP2引脚，AD6645芯片的14位数据输出引脚、1位超量程位指示输出引脚分别对应连接74LCX16374MEA的15位输入引脚，74LCX16374MEA的信号输出引脚连接可编程下变频器30。

所述可编程下变频器30包括型号为ISL5416KI的芯片；所述EPROM存储器50至少包括一个EPC2LI20芯片，用于将FPGA控制芯片的控制程序保存下来，如果一片EPC2LI20芯片存储空间不够，可以将使用多片EPC2LI20芯片并联使用，因此本发明的存储空间大，使用方便。所述FPGA控制芯片40包括型号为EP20K200EPC484的芯片；所述驱动器60包括型号为74FCT163245的芯片，所述74FCT163245芯片用于输出一路至四路I/Q数据信号。

具体的，EP20K200EPC484芯片主要完成对ISL5416KI芯片的控制，并把ISL5416KI芯片送来的四路16位I/Q信号重新整理输出，输出信号通过74FCT163245芯片驱动后稳定输出。

ISL5416KI芯片是四通道宽带数字下变频器，独到的滤波器设计可把四个独立的宽带信道集成到一个线路中，并把所有的后处理功能集中起来进行一个完整的通道化处理；ISL5416KI芯片从AD6645芯片接收宽带信号，然后对宽带信号进行滤波并抽取信号，ISL5416KI芯片的每个通道包括一个数字振荡器、一个数字混频器、多个数字滤波器、一个自动补偿放大器以及一个多层采样滤波器，4路D触发器13送来的14位信号和1位超量程位指示信号分别送入ISL5416KI芯片的4组16位输入引脚中的AIN3～AIN16引脚、AIN0引脚，4路模数转换器AD6645芯片的数据就绪输出引脚分别连接ISL5416KI芯片的时钟输入引脚CLKA、CLKB、CLKC以及CLKD。所有的通道都可以独立编程和实时更新，每个通道都可以选择四组数字输入总线的任意一组处理，可以并行或串形输出处理后的16位I/Q信号。

所述时钟分配器20的芯片型号为MC100EL14，节约了设计成本，把外部送来1路80MHz的时钟信号变换成差分输出信号并转换成5路时钟差分输出信号。

当输入一路10.1MHz的正弦波信号，10MHz中频，80MHz时钟信号，得到16位I/Q，用MATLAB和LABVIEW软件分析I/Q信噪比大于70dB，镜相抑制度大于90dB，因此本发明构建了一个用途极广的四通道数字接收机的硬件通用平台，本发明的超宽中频采样频率最高达200MHz，大多音无杂散动态范围达到100dBFS，高信噪比大于72dB，实现多路16位I/Q数据信号灵活组合输出。