一种基于时间分集的突发散射通信的调制解调装置的制作方法

本发明公开一种基于时间分集的突发散射通信的调制解调装置，可消除时间分集的相位模糊，快速提取定时同步，特别适用于单天线接收条件下的散射通信系统。

背景技术：

时间分集是一种有效的抗衰落手段，是单天线散射系统平滑信道衰落的有效措施，但是时间分集会带来接收定时的相位模糊，在突发传输体制下，这种影响更为明显，没有足够的时间用于接收定时相位模糊的判断，造成定时相位选择错误，通信中断的后果。为解决这一问题，引入起始、正常、结束三段构造提取突发传输定时的办法，直接提取定时信号，可避免进行定时相位模糊选择，消除了建链时延对突发传输散射系统的影响。

技术实现要素：

本发明的目的在于克服突发传输体制下时间分集定时相位模糊的影响，提供一种基于时间分集的突发散射通信的调制解调装置，可使散射通信系统在不需长时间建链时延的前提下消除定时相位模糊，给突发散射时间分集系统带来更优异的使用价值，本发明可使用全数字器件实现，具有集成化程度高、体积小、可移植性好等特点。

本发明的目的是这样实现的：

一种基于时间分集的突发散射通信的调制解调装置，包括辅助复/分接器1、iq调制器3、带通滤波器4、中频放大器5、a/d转换器6和电源8；还包括突发时间分集调制器2和突发时间分集解调器7；所述的辅助复/分接器1的输入端口1接收外部输入的业务数据，并进行复接处理，得到复接时钟与复接码流，并根据接收的业务数据量产生与复接码流对齐的复接突发使能，将复接时钟、复接码流和复接突发使能分别通过输出端口2、输出端口3和输出端口4一一对应输出至突发时间分集调制器2的输入端口1、输入端口2和输入端口3；突发时间分集调制器2根据输入的复接时钟、复接码流和复接突发使能进行突发的时间分集调制波形构造，得到i路调制信号、q路调制信号、时钟参考和控制信号，将i路调制信号、q路调制信号、时钟参考和控制信号分别通过输出端口4、输出端口5、输出端口6和输出端口7一一对应输出至iq调制器3的输入端口1、输入端口2、输入端口3和输入端口4；iq调制器3根据时钟参考与控制信号将i路调制信号和q路调制信号进行正交调制，得到中频调制信号，将中频调制信号通过输出端口5输出至带通滤波器4的输入端口1；带通滤波器4将中频调制信号进行带外滤波，将滤波后的中频调制信号通过输出端口2输出；中频放大器5通过输入端口1接收外部的中频接收信号，根据中频接收信号的电平进行自动补偿，得到电平稳定的中频接收信号，将电平稳定的中频接收信号通过输出端口2输出至a/d转换器6的输入端口1；a/d转换器6对输入的电平稳定的中频接收信号进行带通采样，形成多位宽的数字采样信号，并将数字采样信号通过输出端口2输出至突发时间分集解调器7的输入端口1；突发时间分集解调器7对数字采样信号进行解调处理得到分接时钟、分接码流和分接突发使能，并将分接时钟、分接码流和分接突发使能分别通过输出端口2、输出端口3和输出端口4一一对应输出至辅助复/分接器1的输入端口5、输入端口6和输入端口7；辅助复/分接器1根据分接时钟、分接码流和分接突发使能恢复出业务信息，将业务信息通过输出端口8输出。

其中，突发时间分集调制器2包括ldpc编码模块9、时间分集码字延迟模块10、二重时间分集码字构造模块11、四重频率分集成型调制模块12和突发调制信号控制模块13；所述的ldpc编码模块9的输入端口1、输入端口2和输入端口3分别一一对应接收辅助复/分接器1输出的复接时钟、复接码流和复接突发使能，ldpc编码模块9根据输入的复接时钟与复接突发使能对复接码流进行块编码，产生编码后的码流与编码后的使能信号，将编码后的码流通过输出端口4分别输出至时间分集码字延迟模块10的输入端口1和二重时间分集码字构造模块11的输入端口1；将编码后的使能信号通过输出端口5分别输出至时间分集码字延迟模块10的输入端口2和二重时间分集码字构造模块11的输入端口2；ldpc编码模块9根据复接突发使能产生发送有效信号，将该发送有效信号通过输出端口6输出至突发调制信号控制模块13的输入端口1；时间分集码字延迟模块10根据编码后的使能信号将编码后的码流进行固定时间的延迟，得到延时后的时间分集码流，并将延时后的时间分集码流通过输出端口3输出至二重时间分集码字构造模块11的输入端口3；二重时间分集码字构造模块11将编码后的码流与延时后的时间分集码流对齐，并根据编码后的使能信号构造成二重时间分集的基带码流与匹配使能，将二重时间分集的基带码流与匹配使能分别通过输出端口4和输出端口5一一对应输出至四重频率分集成型调制模块12的输入端口1和输入端口2；四重频率分集成型调制模块12根据匹配使能控制二重时间分集的基带码流，产生突发的i路调制信号、q路调制信号和时钟参考，并将i路调制信号、q路调制信号和时钟参考分别通过输出端口3、输出端口4和输出端口5一一对应输出至iq调制器3的输入端口1、输入端口2和输入端口3；突发调制信号控制模块13根据输入的发送有效信号产生突发调制的控制信号，将控制信号通过输出端口3输出至iq调制器3的输入端口4。

其中，突发时间分集解调器7包括a/d采样信号延迟模块14、第一四支路下变频模块15-1、第二四支路下变频模块15-2、定时信号下变频模块16、突发信号定时提取模块17、八支路dar解调模块18、四相位帧同步搜索模块19和ldpc译码模块20；所述的a/d采样信号延迟模块14的输入端口1接收a/d转换器6的输出端口2输出的数字采样信号，将数字采样信号进行固定延时处理，并将接收的数字采样信号与经过固定延时处理的数字采样信号进行符号对齐，将符号对齐后的数字采样信号通过输出端口2分别输出至第一四支路下变频模块15-1的输入端口1和定时信号下变频模块16的输入端口1；将符号对齐后的经过固定延时处理的数字采样信号通过输出端口3分别输出至第二四支路下变频模块15-2的输入端口1和定时信号下变频模块16的输入端口2；第一四支路下变频模块15-1将符号对齐后的数字采样信号下变频至零频，形成四个支路的基带信号，将四个支路的基带信号分别通过输出端口2、输出端口3、输出端口4和输出端口5一一对应输出至八支路dar解调模块18的输入端口1、输入端口2、输入端口3和输入端口4；第二四支路下变频模块15-2将符号对齐后的经过延时的数字采样信号下变频至零频，形成四个支路的基带信号，将四个支路的基带信号分别通过输出端口2、输出端口3、输出端口4和输出端口5一一对应输出至八支路dar解调模块18的输入端口5、输入端口6、输入端口7和输入端口8；八支路dar解调模块18根据已消除相位模糊定时信号将8个支路的基带信号进行dar解调得到解调时钟和解调码流，并将解调时钟和解调码流分别通过输出端口9和输出端口10一一对应输出至四相位帧同步搜索模块19的输入端口1和输入端口2；四相位帧同步搜索模块19根据输入的解调时钟对解调码流进行四个相位的帧同步搜索，完成去相位模糊处理，得到分块码流、分块时钟和分块突发使能，将分块码流、分块时钟和分块突发使能分别通过输出端口3、输出端口4和输出端口5一一对应输出至ldpc译码模块20的输入端口1、输入端口2和输入端口3，并根据解调码流的帧搜索情况，判断突发信号开始与结束的位置，将突发信号开始与结束的位置通过输出端口6输出至突发信号定时提取模块17的输入端口3；定时信号下变频模块16对符号对齐后的数字采样信号和符号对齐后的经过延时的数字采样信号进行下变频处理，得到定时的包络信号，将定时的包络信号通过输出端口3输出至突发信号定时提取模块17的输入端口1；突发信号定时提取模块17根据定时的包络信号与突发信号开始与结束的位置产生已消除相位模糊定时信号，将已消除相位模糊定时信号通过输出端口2输出至八支路dar解调模块18的输入端口11；ldpc译码模块20对分块码流、分块时钟和分块突发使能进行译码，得到分接时钟、分接码流和分接突发使能，并将分接时钟、分接码流和分接突发使能分别通过输出端口4、输出端口5和输出端口6一一对应输出至辅助复/分接器1的输入端口5、输入端口6和输入端口7。

本发明相比背景技术具有如下优点：

1.本发明采用的突发时间分集调制器2，根据突发业务的有无，构造链路建立的启示、正常、结束三阶段，通过启示抑制的方式将正常的定时信号传输出去，为无需累积选相位提供了可行性。

2.本发明采用的突发时间分集解调器7利用无信号时全符号提定时，有信号的开窗滤掉错误相位的方式，保证了自接收信号至信号传输结束不会出现定时相位模糊，为快速建链奠定了基础。

3.本发明的组成部件采用大规模现场可编程器件制作，因此可通过配置不同的程序灵活地实现对工作参数的修改，使结构大大简化，成本显著降低。

4.本发明集成化程度高，因此体积小，重量轻，性能稳定可靠，可移植性好，维修方便，设备机动能力和可移植能力明显提高。

附图说明

图1是本发明的电原理方框图。

图2是突发时间分集调制器2实施例的电原理图。

图3是突发时间分集解调器7实施例的电原理图。

具体实施方式

参照图1至图3，本发明包括辅助复/分接器1、突发时间分集调制器2、iq调制器3(含本振与数模转换模块)、带通滤波器4、中频放大器5、a/d转换器6、突发时间分集解调器7和电源8。图1是本发明的电原理方框图，实施例按图1连接线路。辅助复/分接器1的输入端口1接收外部输入的业务数据，并进行复接处理，得到复接时钟与复接码流，并根据接收的业务数据量产生与复接码流对齐的复接突发使能，将复接时钟、复接码流和复接突发使能分别通过输出端口2、输出端口3和输出端口4一一对应输出至突发时间分集调制器2的输入端口1、输入端口2和输入端口3；突发时间分集调制器2的作用是对复接后的码流进行二重时间分集四重频率分集的构造，并针对突发特性设置链路建立的启示、正常、结束三阶段不同构造形式；突发时间分集调制器2根据输入的复接时钟、复接码流和复接突发使能进行突发的时间分集调制波形构造，得到i路调制信号、q路调制信号、时钟参考和控制信号，将i路调制信号、q路调制信号、时钟参考和控制信号分别通过输出端口4、输出端口5、输出端口6和输出端口7一一对应输出至iq调制器3的输入端口1、输入端口2、输入端口3和输入端口4；iq调制器3根据时钟参考与控制信号将i路调制信号和q路调制信号进行正交调制，得到中频调制信号，将中频调制信号通过输出端口5输出至带通滤波器4的输入端口1,包含da转换与本振产生的环节；带通滤波器4将中频调制信号进行带外滤波，将滤波后的中频调制信号通过输出端口2输出；中频放大器5通过输入端口1接收外部的中频接收信号，根据中频接收信号的电平进行自动补偿，得到电平稳定的中频接收信号，将电平稳定的中频接收信号通过输出端口2输出至a/d转换器6的输入端口1；a/d转换器6对输入的电平稳定的中频接收信号进行带通采样，形成多位宽的数字采样信号,可节省一级频率变换，须要注意的是不能出现频谱混叠，并将数字采样信号通过输出端口2输出至突发时间分集解调器7的输入端口1；突发时间分集解调器7对数字采样信号进行解调处理得到分接时钟、分接码流和分接突发使能，并将分接时钟、分接码流和分接突发使能分别通过输出端口2、输出端口3和输出端口4一一对应输出至辅助复/分接器1的输入端口5、输入端口6和输入端口7；辅助复/分接器1根据分接时钟、分接码流和分接突发使能恢复出业务信息，将业务信息通过输出端口8输出。

辅助复/分接1、突发时间分集调制器2、突发时间分集解调器7采用的美国altera公司生产stratixii系列fpga芯片制作。iq调制器含本振与数模转换模块3采用美国a/d公司生产的ad9788集成芯片制作。带通滤波器4采用成都天芝公司的sbp70－35芯片制作。中频放大器5采用两片美国a/d公司生产的ad8367集成芯片制作。a/d转换器6美国a/d公司生产的ad9218集成芯片制作。

本发明突发时间分集调制器2的作用是根据输入的突发业务，构造突发传输的二重时间分集结合四重频率分集信号，启示阶段仅发送一重时间分集信号，达到时间分集间隔后切换成正常输出，业务传输结束时关闭信号输出，这样就构造出了可按照连续符号传输的时间分集信号。它由ldpc编码模块9、时间分集码字延迟模块10、二重时间分集码字构造模块11、四重频率分集成型调制模块12和突发调制信号控制模块13组成。图2是本发明基突发时间分集调制器2的电原理图，实施例按图2连接线路。所述的ldpc编码模块9的输入端口1、输入端口2和输入端口3分别一一对应接收辅助复/分接器1输出的复接时钟、复接码流和复接突发使能，ldpc编码模块9根据输入的复接时钟与复接突发使能对复接码流进行块编码，产生编码后的码流与编码后的使能信号，将编码后的码流通过输出端口4分别输出至时间分集码字延迟模块10的输入端口1和二重时间分集码字构造模块11的输入端口1；将编码后的使能信号通过输出端口5分别输出至时间分集码字延迟模块10的输入端口2和二重时间分集码字构造模块11的输入端口2；ldpc编码模块9根据复接突发使能产生发送有效信号，并将发送有效信号通过输出端口6输出至突发调制信号控制模块13的输入端口1；时间分集码字延迟模块10根据编码后的使能信号将编码后的码流进行固定时间的延迟，得到延时后的时间分集码流，并将延时后的时间分集码流通过输出端口3输出至二重时间分集码字构造模块11的输入端口3；二重时间分集码字构造模块11将编码后的码流与延时后的时间分集码流对齐，并根据编码后的使能信号构造成二重时间分集的基带码流与匹配使能，将二重时间分集的基带码流与匹配使能分别通过输出端口4和输出端口5一一对应输出至四重频率分集成型调制模块12的输入端口1和输入端口2；四重频率分集成型调制模块12的作用是根据突发业务情况完成有业务时四重频率分集构造，无业务时关闭信号输出，四重频率分集成型调制模块12根据匹配使能控制二重时间分集的基带码流，产生突发的i路调制信号、q路调制信号和时钟参考，并将i路调制信号、q路调制信号和时钟参考分别通过输出端口3、输出端口4和输出端口5一一对应输出至iq调制器3的输入端口1、输入端口2和输入端口3；突发调制信号控制模块13根据输入的发送有效信号产生突发调制的控制信号，将控制信号通过输出端口3输出至iq调制器3的输入端口4。

实施例ldpc编码模块9、时间分集码字延迟模块10、二重时间分集码字构造模块11、四重频率分集成型调制模块12和突发调制信号控制模块13均采用同一块美国altera公司生产stratixii系列fpga芯片制作。

本发明突发时间分集解调器7作用是按照突发传输体制快速提取定时信号，并进行多支路合并的dar解调，去除相位模糊后，进行ldpc块译码，恢复出突发的解调码流。它由a/d采样信号延迟模块14、第一四支路下变频模块15-1、第二四支路下变频模块15-2、定时信号下变频模块16、突发信号定时提取模块17、八支路dar解调模块18、四相位帧同步搜索模块19、ldpc译码模块20组成，图3是本发明突发时间分集解调器7的电原理图，实施例按图3连接线路。所述的a/d采样信号延迟模块14的输入端口1接收a/d转换器6的输出端口2输出的数字采样信号，将数字采样信号进行固定延时处理，并将接收的数字采样信号与经过固定延时处理的数字采样信号进行符号对齐，将符号对齐后的数字采样信号通过输出端口2分别输出至第一四支路下变频模块15-1的输入端口1和定时信号下变频模块16的输入端口1；将符号对齐后的经过固定延时处理的数字采样信号通过输出端口3分别输出至第二四支路下变频模块15-2的输入端口1和定时信号下变频模块16的输入端口2；第一四支路下变频模块15-1将符号对齐后的数字采样信号下变频至零频，形成四个支路的基带信号，将四个支路的基带信号分别通过输出端口2、输出端口3、输出端口4和输出端口5一一对应输出至八支路dar解调模块18的输入端口1、输入端口2、输入端口3和输入端口4；第二四支路下变频模块15-2将符号对齐后的经过延时的数字采样信号下变频至零频，形成四个支路的基带信号，将四个支路的基带信号分别通过输出端口2、输出端口3、输出端口4和输出端口5一一对应输出至八支路dar解调模块18的输入端口5、输入端口6、输入端口7和输入端口8；八支路dar解调模块18根据已消除相位模糊定时信号将8个支路的基带信号进行dar解调得到解调时钟和解调码流,各支路均采用相干解调，并将解调时钟和解调码流分别通过输出端口9和输出端口10一一对应输出至四相位帧同步搜索模块19的输入端口1和输入端口2；四相位帧同步搜索模块19根据输入的解调时钟对解调码流进行四个相位的帧同步搜索，完成去相位模糊处理，得到分块码流、分块时钟和分块突发使能，将分块码流、分块时钟和分块突发使能分别通过输出端口3、输出端口4和输出端口5一一对应输出至ldpc译码模块20的输入端口1、输入端口2和输入端口3，并根据解调码流的帧搜索情况，判断突发信号开始与结束的位置，将突发信号开始与结束的位置通过输出端口6输出至突发信号定时提取模块17的输入端口3；定时信号下变频模块16对符号对齐后的数字采样信号和符号对齐后的经过延时的数字采样信号进行下变频处理，得到定时的包络信号，将定时的包络信号通过输出端口3输出至突发信号定时提取模块17的输入端口1；突发信号定时提取模块17根据定时的包络信号与突发信号开始与结束的位置产生已消除相位模糊定时信号，将已消除相位模糊定时信号通过输出端口2输出至八支路dar解调模块18的输入端口11；ldpc译码模块20对分块码流、分块时钟和分块突发使能进行译码，得到分接时钟、分接码流和分接突发使能，并将分接时钟、分接码流和分接突发使能分别通过输出端口4、输出端口5和输出端口6一一对应输出至辅助复/分接器1的输入端口5、输入端口6和输入端口7。

突发信号定时提取模块17的作用是根据四相位帧同步搜索模块19提供的信号有无的标记，在突发信号的启示阶段采用全符号定时提取，确认信号接收打开滤波窗口，抑制掉后出现的另一路定时信号，这样就可提取出稳定的定时，且不存在定时相位模糊。八支路dar解调模块18的作用是完成八个支路信号的最大比值合并，各支路均采用相干解调。四相位帧同步搜索模块19的作用是按照四个可能的模糊相位进行全匹配，搜索帧头位置，并将消除相位模糊的码字输出。ldpc译码模块20的作用是对输入的信息进行软值的块译码。实施例a/d采样信号延迟模块14、四支路下变频模块15-1至15-2、定时信号下变频模块16、突发信号定时提取模块17、八支路dar解调模块18、四相位帧同步搜索模块19、ldpc译码模块20均采用同一块美国altera公司生产stratixii系列fpga芯片制作。

本发明电源8提供各部件的直流工作电压，实施例采用市售通用集成稳压直流电源块制作，其输出+v电压为+3.3v、供电电流为2.0a。

本发明简要工作原理如下：

本发明的目的在于克服突发传输体制下时间分集定时相位模糊的影响，提供一种基于时间分集的突发散射通信的调制解调装置，可使散射通信系统在不需长时间建链时延的前提下消除定时相位模糊，给突发散射时间分集系统带来更优异的使用价值。辅助复/分接器1的作用是完成对输入的突发业务a复接的过程，并将解调器恢复的数据流分接出输出业务流b。突发时间分集调制器2的作用是对复接后的码流进行二重时间分集四重频率分集的构造，并针对突发特性设置链路建立的启示、正常、结束三阶段不同构造形式。iq调制器3的作用是完成将iq的基带数字信号到制定中频上变频的过程，包含da转换与本振产生的环节。中频放大器5对中频接收信号d进行自动增益调整，保证a/d采样处在合适的电平范围。a/d转换器6进行带通采样，可节省一级频率变换，须要注意的是不能出现频谱混叠。突发时间分集解调器7在突发信号的启示阶段采用全符号定时提取，而后开窗滤除影响定时相位的另一路信号，这样就保证了突发时间分集信号定时同步快速提取，然后进行时间分集信号解调，相位模糊消除，ldpc块译码恢复码流。

本发明安装结构如下：

把图1至图3中所有电路器件按图1至图3连接线路，通过一片美国altera公司生产stratix系列fpga芯片实现，安装在一块长、宽分别为115×200mm的印制板上，印制板上安装业务输入、输出端口a、b的电缆插座及中频输出、接收信号c、d的电缆插座，组装成本发明。