一种降低数字显示接口的电磁干扰的方法及显示装置与流程

本发明涉及显示通讯技术，尤其涉及一种降低数字显示接口的电磁干扰的方法及显示装置。

背景技术：

在显示技术飞速发展的今天，技术人员开发出了专门面向图像传输的数字接口标准，例如v-by-one数字接口标准，利用1对线缆来传输高画质影像的新技术，每组讯号的最大传输速度能够达到3.75gbps/秒，采用v-by-one作为显示接口可以大大减少印制电路板上的布线，减小印制电路板的尺寸。

现有的典型的v-by-one接口的信号频率为2.97ghz，但是，该信号频率下的v-by-one数字显示接口所产生的电磁干扰的问题难以解决，现有技术往往采用屏蔽性能更好的屏蔽线来降低电磁干扰，但是这样做会增加线材成本；或者降低数字显示接口的信号幅度和上升沿，但是这样做会降低数字显示接口的兼容性。

技术实现要素：

针对上述问题，本发明提出了一种降低数字显示接口的电磁干扰的方法，提供一数字显示接口，所述数字显示接口为v-by-one接口，所述v-by-one接口的信号频率为3.00～3.12ghz。

上述的方法，其中，所述v-by-one接口包括8组解码差分线，所述解码差分线用于传输图像数据。

上述的方法，其中，提供一时钟信号源，用以为所述数字显示接口提供时钟信号。

上述的方法，其中，所述时钟信号的频率为75～78mhz。

上述的方法，其中，提供一40倍频电路连接所述时钟信号源，用以产生40倍频信号频率。

一种显示装置，包括显示屏和解码板，所述解码板通过数字显示接口与所述显示屏连接，其中，所述数字显示接口采用如上任一所述的降低数字显示接口的电磁干扰的方法。

上述的显示装置，其中，所述显示装置为电视机。

上述的显示装置，其中，所述电视机的显示屏为4k分辨率显示屏。

有益效果：本发明能够降低数字显示接口带来的电磁干扰，同时使得数字显示接口的兼容性不受影响。

附图说明

图1为本发明一实施例中数字显示接口的结构示意图；

图2为本发明一实施例中数字显示接口的辐射干扰的测量图。

具体实施方式

下面结合附图和实施例对本发明进行进一步说明。

在一个较佳的实施例中，提出了一种降低数字显示接口的电磁干扰的方法，提供一数字显示接口，其中，数字显示接口为v-by-one接口，v-by-one接口的信号频率为3.00～3.12ghz。

上述技术方案中，如图2所示，抗电磁干扰测试标准是，在1～3ghz范围内要求低于50db(uv/m),在3～6ghz范围内要求低于54db。由于现有的v-by-one接口的信号频率一般为2.97ghz，本发明中将v-by-one接口的信号频率提高(或者降低)到了3.00～3.12ghz范围，从而提高了v-by-one接口抵抗电磁干扰的能力，降低了v-by-one接口的电磁干扰情况。

在一个较佳的实施例中，如图1所示，v-by-one接口可以包括8组解码差分线，解码差分线用于传输图像数据。

在一个较佳的实施例中，解码差分线的数量可以为8组，每组可以有2根，图1中所示的16根解码差分线的引脚分别为引脚2，引脚3，引脚5，引脚6，引脚8，引脚9，引脚11，引脚12，引脚14，引脚15，引脚17，引脚18，引脚20，引脚21，引脚23，以及引脚24。

在一个较佳的实施例中，还可以提供一时钟信号源，用以为数字显示接口提供时钟信号。

上述实施例中，优选地，时钟信号的频率为75～78mhz，例如75.5mhz，或75.75mhz，或76mhz，或76.25mhz，或76.5mhz，或76.75mhz，或77mhz，或77.25mhz，或77.5mhz，或77.75mhz等。

上述实施例中，优选地，提供一40倍频电路连接时钟信号源，用以产生40倍频信号频率，即一个时钟周期内发送40个信号。

上述技术方案中，理想状态下75～78mhz的v-by-one接口的时钟信号在经过40倍频电路处理后，能够产生3.0～3.12gh的信号频率；以时钟频率为76.25mhz为例，每组解码差分线的信号频率可以达到3.05ghz，经过测试可知此时的数字显示接口能够抵抗的电磁干扰的值可以达到5.23db，能够满足数字显示接口关于兼容性的要求，相较于现有的数字显示接口能够获得大约4db的提升。

在一个较佳的实施例中，还提供了一种显示装置，可以包括显示屏和解码板，解码板通过数字显示接口与显示屏连接，数字显示接口采用如上任一实施例中的降低数字显示接口的电磁干扰的方法。

在一个较佳的实施例中，显示装置为电视机，但这仅仅作为一种优选的情况，不应视为是对本发明的限制。

在一个较佳的实施例中，电视机的显示屏为4k分辨率显示屏，但这仅仅作为一种优选的情况，不应视为是对本发明的限制。

上述技术方案中，显示屏支持的v-by-one接口的时钟信号范围可以是70.5～78mhz，显示屏支持的v-by-one接口的信号频率可以为2.82～3.12ghz，本发明中的v-by-one接口能够与该显示屏兼容。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

技术特征：

技术总结
本发明涉及显示通讯技术，尤其涉及一种降低数字显示接口的电磁干扰的方法，提供一数字显示接口，其中，数字显示接口为V‑by‑One接口，V‑by‑One接口的信号频率为3.00～3.12GHz；以及一种显示装置，包括显示屏和解码板，解码板通过数字显示接口与显示屏连接，数字显示接口采用如上的降低数字显示接口的电磁干扰的方法；上述技术方案够降低数字显示接口带来的电磁干扰，提高数字显示接口的兼容性。

技术研发人员：黄敏军;陈晨光;何曾;肖运娟;王政;许传亭;张坤
受保护的技术使用者：晶晨半导体(上海)股份有限公司
技术研发日：2017.05.16
技术公布日：2017.09.15