本发明属于测试技术领域，具体涉及一种提高矢量网络分析仪接收机信噪比的系统及方法。
背景技术：
随着现代矢量网络分析仪实现的功能越来越多，矢量网络分析仪的接收机信噪比的提升成为了制约其动态范围、灵敏度等指标的重要因素，而且模数转换器(adc)的信噪比直接影响了接收机信号通路的信噪比，因此设计高信噪比的模数转换电路是保证矢量网络分析仪拥有良好性能指标的重要前提，影响模数转换电路信噪比的因素主要包括输入信号频率、采样时钟抖动、adc差分非线性(dnl)、adc输出数据位宽、有效输入噪声等。
目前，矢量网络分析仪行业的风向标是美国的是德科技公司，其生产的pna系列高端矢量网络分析仪内部电路生成的伪随机噪声的中心频率、带宽、幅度是固定不变的，导致在测量时由于输入的中频信号幅度过大或者过小而发生测量失真。国内的中电科仪器仪表有限公司生产的高端矢量网络分析仪，其模数转换电路的采样时钟频率是固定不变的，导致无法实现频谱测量等新功能，而且采样时钟的相位噪声较差，导致adc器件无法达到最佳信噪比。
现有矢量网络分析仪接收机中的数字中频处理模块具有以下不利于提升信噪比的缺点：首先是adc采样时钟的相位噪声较差，降低了adc器件的信噪比，从而降低了整个接收机通路的信噪比；其次，采样时钟频率是固定不变的，导致矢量网络分析仪无法实现频谱测量等新功能；第三，电路中生成的伪随机噪声的中心频率、带宽、幅度是固定不变的，会导致由于中频信号幅度过小而淹没在伪随机噪声中，从而产生测量失真，也会导致由于大幅度的中频信号在与伪随机噪声混叠后，使得adc过载，从而产生测量失真，而且电路结构复杂，成本高。
技术实现要素：
针对现有技术中存在的上述技术问题，本发明提出了一种提高矢量网络分析仪接收机信噪比的系统及方法，设计合理，克服了现有技术的不足，具有良好的效果。
为了实现上述目的，本发明采用如下技术方案：
一种提高矢量网络分析仪接收机信噪比的系统，包括5个模拟中频调理单元、5个混叠单元、5个adc单元、多路伪随机噪声生成单元、低抖动采样时钟生成单元以及fpga单元；其中，模拟中频调理单元与混叠单元相连；混叠单元分别与adc单元和多路伪随机噪声生成单元相连；adc单元分别与混叠单元、低抖动采样时钟生成单元、fpga单元相连；fpga单元分别与adc单元、低抖动采样时钟生成单元、多路伪随机噪声生成单元相连；多路伪随机噪声生成单元分别与fpga单元和混叠单元相连；低抖动采样时钟生成单元分别与adc单元和fpga单元相连；
模拟中频调理单元，被配置为用于对输入的模拟中频信号进行包括放大、抗混叠滤波在内的处理，以提高通路的噪声系数；
多路伪随机噪声生成单元，被配置为用于同时生成5路幅度、中心频率、带宽均可调的伪随机噪声，以减小adc器件的量化误差；
混叠单元，被配置为用于将伪随机噪声与中频信号叠加到一起，并输出lvds差分信号；
adc单元，被配置为用于将混合有随机噪声的中频信号进行采样数字化处理，得到高速串行数据；
fpga单元，被配置为用于对采样数据进行数字信号处理，包括串并转换、下变频、fir滤波在内的处理，并根据滤波处理结果自适应生成伪随机序列送往多路伪随机噪声生成单元，另外fpga也负责对低抖动采样时钟生成单元进行配置和控制；
低抖动采样时钟生成单元，被配置为用于同时生成5路低抖动的时钟作为5个adc的采样时钟，并且时钟频率、相位均可通过fpga进行动态调整。
此外，本发明还提到一种提高矢量网络分析仪接收机信噪比的方法，该方法采用如上所述的一种提高矢量网络分析仪接收机信噪比的系统，具体包括如下步骤：
步骤1：给5个模拟中频调理单元、5个混叠单元、5个adc单元、多路伪随机噪声生成单元、低抖动采样时钟生成单元以及fpga单元加电；
步骤2：fpga单元初始化，然后对5个adc单元以及低抖动采样时钟生成单元进行初始化配置；
步骤3：低抖动采样时钟生成单元生成5路频率为fs的时钟，并分别送往5个adc作为其采样时钟；
步骤4：多路伪随机噪声生成单元生成5路中心频率为fs/2的伪随机噪声，并分别送往5个混叠单元，其中，fs为采样时钟频率；
步骤5：5个模拟中频调理单元分别接收中频信号，并对其进行包括放大、抗混叠滤波在内的调理；
步骤6：混叠单元将伪随机噪声和中频信号进行叠加和调理，输出lvds格式的混叠信号；
步骤7：adc单元在低抖动采样时钟的作用下，对混叠信号进行模数转换，并输出高速串行数据；
步骤8：fpga接收高速串行数据并对其进行数字信号处理。
优选地，在步骤2中，具体包括如下步骤：
步骤2.1：fpga在上电之后加载程序以实现自身初始化配置；
步骤2.2：fpga通过spi总线分别对5个adc进行初始化配置，配置参数包括adc输出通道数、采样频率；
步骤2.3：fpga通过spi总线对低抖动采样时钟生成单元进行初始化配置，配置参数包括输出时钟频率、时钟相位、时钟电平标准。
优选地，在步骤3中，具体包括如下步骤：
步骤3.1：低抖动采样时钟生成单元接收参考时钟；
步骤3.2：低抖动采样时钟生成单元根据参考时钟和初始化设置信息，生成5路低抖动采样时钟到adc的时钟输入端。
优选地，在步骤4中，具体包括如下步骤：
步骤4.1：fpga单元生成伪随机序列及其同步时钟，并输出到多路伪随机噪声生成单元；
步骤4.2：多路伪随机噪声生成单元对伪随机序列及其同步时钟进行包括数模转换、带通滤波、比例放大在内的处理，生成5路伪随机噪声；
步骤4.3：多路伪随机噪声生成单元将5路伪随机噪声输出至混叠单元。
优选地，在步骤8中，具体包括如下步骤：
步骤8.1：fpga单元接收高速串行数据，并对其进行串并转换，得到原始采样数据；
步骤8.2：fpga单元对原始采样数据进行下变频处理，得到基带信号；
步骤8.3：fpga单元利用中频信号与伪随机噪声的中心频率的不同，用fir滤波器对基带信号进行滤波，以便将加入的伪随机噪声滤除，得到真实的中频信号；
步骤8.4：fpga单元根据得到的中频信号的幅频特性，自适应调整多路伪随机噪声生成单元生成的包括伪随机噪声的频率、幅度、带宽在内的参数。
本发明原理如下：
首先，由fpga控制低抖动采样时钟生成单元生成5路频率为fs的adc采样时钟；同时，多路伪随机噪声生成单元接收由fpga生成的伪随机序列，生成中心频率为fs/2(其中fs为采样时钟频率)的伪随机噪声。然后，由模拟中频调理单元接收中频信号并对其进行放大、抗混叠滤波等调理，调理后的中频信号与伪随机噪声同时输入到信号混叠单元中进行叠加和调理，并输出lvds格式的混叠信号；adc单元在低抖动采样时钟的作用下对混叠信号进行模数转换，并输出高速串行数据。最后，由fpga对高速串行数据进行数字信号处理，包括串并转换、下变频、fir滤波等处理，其中的fir滤波器利用中频信号与伪随机噪声的中心频率的不同，将伪随机噪声滤除，以得到真实的中频信号。
本发明所带来的有益技术效果：
(1)可同时产生5路伪随机噪声，而且电路结构简单，成本低。
(2)产生的伪随机噪声的幅度、中心频率、带宽可根据输入到本发明的中频信号的幅频特性进行自适应的调整，以防止输入的中频信号因幅度过小而被伪随机噪声淹没，同时能够防止测量大信号时adc过载，因此有效减小了adc对不同幅值的中频信号进行量化时引入的杂散和失真，提高了adc器件的信噪比和无杂散动态范围，从而提高了矢量网络分析仪接收机的信噪比。
(3)可同时产生5路低抖动采样时钟，而且时钟频率、时钟相位、时钟电平标准等可以动态调整，提高了adc器件的信噪比，从而提高了矢量网络分析仪接收机的信噪比，而且能够满足更多的新的测量需求。
附图说明
图1为本发明一种提高矢量网络分析仪接收机信噪比的系统的硬件原理图。
其中，1-模拟中频调理单元；2-混叠单元；3-adc单元；4-多路伪随机噪声生成单元；5-低抖动采样时钟生成单元；6-fpga单元。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
实施例1：
如图1所示的一种提高矢量网络分析仪接收机信噪比的系统，包括5个模拟中频调理单元1、5个混叠单元2、5个adc单元3、多路伪随机噪声生成单元4、低抖动采样时钟生成单元5以及fpga单元6；其中，模拟中频调理单元1与混叠单元2相连；混叠单元2分别与adc单元3和多路伪随机噪声生成单元4相连；adc单元3分别与混叠单元2、低抖动采样时钟生成单元5、fpga单元6相连；fpga单元6分别与adc单元3、低抖动采样时钟生成单元5、多路伪随机噪声生成单元4相连；多路伪随机噪声生成单元4分别与fpga单元6和混叠单元2相连；低抖动采样时钟生成单元5分别与adc单元3和fpga单元6相连；
模拟中频调理单元1，被配置为用于对输入的模拟中频信号进行包括放大、抗混叠滤波在内的处理，以提高通路的噪声系数；
多路伪随机噪声生成单元4，被配置为用于同时生成5路幅度、中心频率、带宽均可调的伪随机噪声，以减小adc器件的量化误差；
混叠单元2，被配置为用于将伪随机噪声与中频信号叠加到一起，并输出lvds差分信号；
adc单元3，被配置为用于将混合有随机噪声的中频信号进行采样数字化处理，得到高速串行数据；
fpga单元6，被配置为用于对采样数据进行数字信号处理，包括串并转换、下变频、fir滤波在内的处理，并根据滤波处理结果自适应生成伪随机序列送往多路伪随机噪声生成单元，另外fpga也负责对低抖动采样时钟生成单元进行配置和控制；
低抖动采样时钟生成单元5，被配置为用于同时生成5路低抖动的时钟作为5个adc的采样时钟，并且时钟频率、相位均可通过fpga进行动态调整。
实施例2：
在上述实施例的基础上，本发明还提到一种提高矢量网络分析仪接收机信噪比的方法，具体包括如下步骤：
步骤1：给5个模拟中频调理单元、5个混叠单元、5个adc单元、多路伪随机噪声生成单元、低抖动采样时钟生成单元以及fpga单元加电；
步骤2：fpga单元初始化，然后对5个adc单元以及低抖动采样时钟生成单元进行初始化配置；具体包括如下步骤：
步骤2.1：fpga在上电之后加载程序以实现自身初始化配置；
步骤2.2：fpga通过spi总线分别对5个adc进行初始化配置，配置参数包括adc输出通道数、采样频率；
步骤2.3：fpga通过spi总线对低抖动采样时钟生成单元进行初始化配置，配置参数包括输出时钟频率、时钟相位、时钟电平标准；
步骤3：低抖动采样时钟生成单元生成5路频率为fs的时钟，并分别送往5个adc作为其采样时钟；具体包括如下步骤：
步骤3.1：低抖动采样时钟生成单元接收参考时钟；
步骤3.2：低抖动采样时钟生成单元根据参考时钟和初始化设置信息，生成5路低抖动采样时钟到adc的时钟输入端。
步骤4：多路伪随机噪声生成单元生成5路中心频率为fs/2的伪随机噪声，并分别送往5个混叠单元，其中，fs为采样时钟频率；具体包括如下步骤：
步骤4.1：fpga单元生成伪随机序列及其同步时钟，并输出到多路伪随机噪声生成单元；
步骤4.2：多路伪随机噪声生成单元对伪随机序列及其同步时钟进行包括数模转换、带通滤波、比例放大在内的处理，生成5路伪随机噪声；
步骤4.3：多路伪随机噪声生成单元将5路伪随机噪声输出至混叠单元。
步骤5：5个模拟中频调理单元分别接收中频信号，并对其进行包括放大、抗混叠滤波在内的调理；
步骤6：混叠单元将伪随机噪声和中频信号进行叠加和调理，输出lvds格式的混叠信号；
步骤7：adc单元在低抖动采样时钟的作用下，对混叠信号进行模数转换，并输出高速串行数据；
步骤8：fpga接收高速串行数据并对其进行数字信号处理，具体包括如下步骤：
步骤8.1：fpga单元接收高速串行数据，并对其进行串并转换，得到原始采样数据；
步骤8.2：fpga单元对原始采样数据进行下变频处理，得到基带信号；
步骤8.3：fpga单元利用中频信号与伪随机噪声的中心频率的不同，用fir滤波器对基带信号进行滤波，以便将加入的伪随机噪声滤除，得到真实的中频信号；
步骤8.4：fpga单元根据得到的中频信号的幅频特性，自适应调整多路伪随机噪声生成单元生成的伪随机噪声的频率、幅度、带宽等参数。
本发明可同时产生5路伪随机噪声，而且电路结构简单，成本低；产生的伪随机噪声的幅度、中心频率、带宽可根据输入到本发明的中频信号的幅频特性进行自适应的调整，以防止输入的中频信号因幅度过小而被伪随机噪声淹没，同时能够防止测量大信号时adc过载，因此有效减小了adc对不同幅值的中频信号进行量化时引入的杂散和失真，提高了adc器件的信噪比和无杂散动态范围，从而提高了矢量网络分析仪接收机的信噪比；可同时产生5路低抖动采样时钟，而且时钟频率、时钟相位、时钟电平标准等可以动态调整，提高了adc器件的信噪比，从而提高了矢量网络分析仪接收机的信噪比，而且能够满足更多的新的测量需求。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。