本实用新型涉及信号切换电路，尤其涉及一种单录音接口实现板载咪头和耳机咪头切换电路。
背景技术：
现有的不少AUDIO IC仅有一个音频输入接口，而随着消费类电子技术的发展，大部分消费类电子产品除了板载咪头以外还要支持耳机录音功能。故需要一个低成本的一种音频信号切换电路，以支持一个音频输入接口接通两个音频输入源。
同时，因为现在市场上通用的耳机接口制式有不带咪头的耳机、OMTP(OMTP是带MIC的耳机3.5mm接口标准)和CTIA(一种美国无线通信和互联网协会推出的耳机通信标准)三种，现有市场上通常采用三种不同制式的耳机接口，做不同应对，以便保证产品一直有录音功能，目前市场上，没有两种接口通用的技术方案。
技术实现要素：
为解决现有技术中的问题，本实用新型提供一种单录音接口实现板载咪头和耳机咪头切换电路。
本实用新型包括信号开关控制模块、电源模块和GPIO控制模块，所述信号开关控制模块的输入端与板载咪头和耳机咪头的输出端相连，所述信号开关控制模块的输出端与音频输入接口相连，所述GPIO控制模块分别与信号开关控制模块和耳机咪头相连，所述电源模块为电路供电。
本实用新型作进一步改进，所述信号开关控制模块包括信号开关芯片U1，所述信号开关芯片U1的第1引脚B1接耳机座，第2引脚G接地，第3引脚B0接板载咪头CON1，第4引脚A接音频输入接口，第5引脚V接电源，第6引脚S接GPIO控制模块，所述信号开关芯片U1控制音频从第1引脚B1或第3引脚B0输出，从第4引脚A输出。
本实用新型作进一步改进，所述电源模块包括咪头用电源和电源，所述咪头用电源的耳机咪头端分别与电阻R1、电容C1的一端相连，所述电阻R1另一端接信号开关芯片U1的第1引脚B1和耳机座，所述电容C1另一端接地，所述咪头用电源的板载咪头端分别与电阻R3、电容C3的一端相连，所述电阻R3另一端接信号开关芯片U1的第3引脚B0和板载咪头CON1，所述电容C3另一端接地，所述电源分别与第5引脚V和电容C2一端连接，所述电容C2另一端接地。
本实用新型作进一步改进，所述GPIO控制模块为与CPU连接的CPU_GPIO口，所述CPU_GPIO口通过电阻R2与信号开关芯片U1的第1引脚B1和耳机座相连。
本实用新型作进一步改进，当没有耳机插入时，CPU_GPIO口设置为输出状态低电平，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连,板载咪头可录音。
本实用新型作进一步改进，当三节耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚与信号开关芯片U1的第2引脚G通过耳机本体相连，故耳机座输入端HP_MIC被拉低；耳机座输入端HP_MIC与CPU_GPIO口通过电阻R2相连，所以CPU_GPIO口同步被拉低，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连，板载咪头可录音。
本实用新型作进一步改进，当CTIA制式耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚通过R1电阻被拉高，故CPU_GPIO口电位为高，此时S＝1，音频信号走信号开关芯片U1的第1引脚B1口，耳机咪头的信号与音频输入接口相连，耳机咪头可录音。
本实用新型作进一步改进，当OMTP制式耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚实际接入的是信号开关芯片U1的第2引脚G，故耳机座输入端HP_MIC被拉低，耳机座输入端HP_MIC与CPU_GPIO口通过电阻R2相连，所以CPU_GPIO口同步被拉低，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连，板载咪头可录音。
与现有技术相比，本实用新型的有益效果是：能够使用单录音接口的IC上实现对板载咪头和耳机咪头的使用与切换，拓展了产品功能和使用场景；且成本低廉，可靠性高；兼容市场上三种不同制式的耳机，不管接入的是什么咪头，均可保证产品一直有录音功能。
附图说明
图1为本实用新型电路图。
具体实施方式
下面结合附图和实施例对本实用新型做进一步详细说明。
如图1所示，本实用新型包括信号开关控制模块、电源模块和GPIO控制模块，所述信号开关控制模块的输入端与板载咪头和耳机咪头的输出端相连，所述信号开关控制模块的输出端与音频输入接口相连，所述GPIO控制模块分别与信号开关控制模块和耳机咪头相连，所述电源模块为电路供电。
本例的信号开关控制模块包括信号开关芯片U1，所述信号开关芯片U1的第1引脚B1接耳机座，第2引脚G接地，第3引脚B0接板载咪头CON1，第4引脚A接音频输入接口，第5引脚V接电源，第6引脚S接GPIO控制模块，所述信号开关芯片U1控制音频从第1引脚B1或第3引脚B0输出，从第4引脚A输出。
所述电源模块包括咪头用电源和电源，所述咪头用电源的耳机咪头端分别与电阻R1、电容C1的一端相连，所述电阻R1另一端接信号开关芯片U1的第1引脚B1和耳机座，所述电容C1另一端接地，所述咪头用电源的板载咪头端分别与电阻R3、电容C3的一端相连，所述电阻R3另一端接信号开关芯片U1的第3引脚B0和板载咪头CON1，所述电容C3另一端接地，所述电源分别与第5引脚V和电容C2一端连接，所述电容C2另一端接地。
所述GPIO控制模块为与耳机的CPU连接的CPU_GPIO口，所述CPU_GPIO口通过电阻R2与信号开关芯片U1的第1引脚B1和耳机座相连。
本实用新型的原理为：当CPU_GPIO口输出状态为低电平时，所述信号开关芯片U1的第6引脚S的输入端为0，音频信号通过板载咪头输入，此时，板载咪头可录音；当CPU_GPIO口输出状态为高电平时，所述信号开关芯片U1的第6引脚S的输入端为1，音频信号通过耳机咪头输入。
具体地：当没有耳机插入时，CPU_GPIO口设置为输出状态低电平，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连,板载咪头可录音。
当三节耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚与信号开关芯片U1的第2引脚G通过耳机本体相连，故耳机座输入端HP_MIC被拉低；耳机座输入端HP_MIC与CPU_GPIO口通过电阻R2相连，所以CPU_GPIO口同步被拉低，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连，板载咪头可录音。
当CTIA制式耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚通过R1电阻被拉高，故CPU_GPIO口电位为高，此时S＝1，音频信号走信号开关芯片U1的第1引脚B1口，耳机咪头的信号与音频输入接口相连，耳机咪头可录音。
当OMTP制式耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚实际接入的是信号开关芯片U1的第2引脚G，这个脚与耳机的左右声道直接仅有几十欧姆的阻值，因耳机的左右声道只有交流信号，直流信号为0，故耳机座输入端HP_MIC被拉低，耳机座输入端HP_MIC与CPU_GPIO口通过电阻R2相连，所以CPU_GPIO口同步被拉低，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连，板载咪头可录音。
综上，本实用新型能够使用单录音接口的IC上实现对板载咪头和耳机咪头的使用与切换，拓展了产品功能和使用场景；且成本低廉，可靠性高；不管是市场上哪种制式的耳机，不管接入的使什么咪头，均可保证产品一直有录音功能，兼容性好。
以上所述之具体实施方式为本实用新型的较佳实施方式，并非以此限定本实用新型的具体实施范围，本实用新型的范围包括并不限于本具体实施方式，凡依照本实用新型所作的等效变化均在本实用新型的保护范围内。