1.单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：包括信号开关控制模块、电源模块和GPIO控制模块，所述信号开关控制模块的输入端与板载咪头和耳机咪头的输出端相连，所述信号开关控制模块的输出端与音频输入接口相连，所述GPIO控制模块分别与信号开关控制模块和耳机咪头相连，所述电源模块为电路供电。
2.根据权利要求1所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：所述信号开关控制模块包括信号开关芯片U1，所述信号开关芯片U1的第1引脚B1接耳机座，第2引脚G接地，第3引脚B0接板载咪头CON1，第4引脚A接音频输入接口，第5引脚V接电源，第6引脚S接GPIO控制模块，所述信号开关芯片U1控制音频从第1引脚B1或第3引脚B0输出，从第4引脚A输出。
3.根据权利要求2所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：所述电源模块包括咪头用电源和电源，所述咪头用电源的耳机咪头端分别与电阻R1、电容C1的一端相连，所述电阻R1另一端接信号开关芯片U1的第1引脚B1和耳机座，所述电容C1另一端接地，所述咪头用电源的板载咪头端分别与电阻R3、电容C3的一端相连，所述电阻R3另一端接信号开关芯片U1的第3引脚B0和板载咪头CON1，所述电容C3另一端接地，所述电源分别与第5引脚V和电容C2一端连接，所述电容C2另一端接地。
4.根据权利要求3所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：所述GPIO控制模块为与CPU连接的CPU_GPIO口，所述CPU_GPIO口通过电阻R2与信号开关芯片U1的第1引脚B1和耳机座相连。
5.根据权利要求4所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：当没有耳机插入时，CPU_GPIO口设置为输出状态低电平，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连,板载咪头可录音。
6.根据权利要求4所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：当三节耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚与信号开关芯片U1的第2引脚G通过耳机本体相连，故耳机座输入端HP_MIC被拉低；耳机座输入端HP_MIC与CPU_GPIO口通过电阻R2相连，所以CPU_GPIO口同步被拉低，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连，板载咪头可录音。
7.根据权利要求4所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：当CTIA制式耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚通过R1电阻被拉高，故CPU_GPIO口电位为高，此时S＝1，音频信号走信号开关芯片U1的第1引脚B1口，耳机咪头的信号与音频输入接口相连，耳机咪头可录音。
8.根据权利要求4所述的单录音接口实现板载咪头和耳机咪头切换电路，其特征在于：当OMTP制式耳机插入时，CPU_GPIO口设置为带内部上拉输入状态，此时耳机座的咪头脚实际接入的是信号开关芯片U1的第2引脚G，故耳机座输入端HP_MIC被拉低，耳机座输入端HP_MIC与CPU_GPIO口通过电阻R2相连，所以CPU_GPIO口同步被拉低，此时S＝0，音频信号走信号开关芯片U1的第3引脚B0口，板载咪头CON1的信号与音频输入接口相连，板载咪头可录音。