本实用新型涉及数据通讯技术领域，具体涉及一种数据传输通讯架构。
背景技术：
随着电子技术、计算机技术的飞速发展，环境保护、农业生产、公共安全、医疗监护、消防安全、交通运输等领域对于数据传输通讯的需求也在不断增大，呈几何级数的增长。
本实用提供一种新型数据传输架构，可以连接摄像机或者传感器等设备，对这些设备进行型号采集和处理，然后通过无线的形式远距离传输到目标终端，同时还可以实行多个同类型设备的组网，形成一个无线数据传输的通讯网络。
技术实现要素：
本实用新型的目的在于克服现有技术存在的问题，提供一种数据传输通讯架构。
为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：
一种数据传输通讯架构，该架构包括CPU芯片组，所述CPU芯片组分别连接有网络芯片组和射频信号处理电路，所述射频信号处理电路的控制信号输出端连接一射频开关控制电路，所述射频开关控制电路的输出端连接一射频电路组的控制信号输入端，所述射频信号处理电路的输出端连接一匹配电路组，所述匹配电路组连接射频电路组，所述射频电路组包括依次连接的第一滤波电路、第一功放、第二滤波电路和第一接收放大电路，并且在所述第一功放与第二滤波电路之间设有第一开关控制电路，其中，所述第一滤波电路的输入端连接匹配电路组的输出端，所述第一接收放大电路的输出端连接匹配电路组的输入端，所述第一开关控制电路的控制信号输入端连接射频开关控制电路的输出端。
进一步的，所述射频电路组还包括有依次连接的第三滤波电路、第二功放、第二开关控制电路、第四滤波电路和第二接收放大电路，所述第三滤波电路的输入端连接匹配电路组的输出端，所述第二接收放大电路的输出端连接匹配电路组的输入端，所述第二开关控制电路的控制信号输入端连接射频开关控制电路的输出端。
进一步的，所述CPU芯片组上设有调试和控制接口组。
进一步的，所述CPU芯片组上设有LTE/3G接口电路。
进一步的，所述CPU芯片组上设有存储芯片组。
进一步的，该架构还包括有电源芯片组，所述电源芯片组分别电连接存储芯片组、射频信号处理电路和射频电路组，用于供电。
本实用新型的有益效果是:
本实用新型架构可以连接摄像机或者传感器等设备，对这些设备进行型号采集和处理，然后通过无线的形式远距离传输到目标终端，同时还可以实行多个同类型设备的组网，形成一个无线数据传输的通讯网络系统，本实用新型架构具有传输距离远，信号稳定，传输数据量大的特点，可以实现无遮挡60KM高速数据传输，同时还可以与LTE/3G公网实现数据通信，增加覆盖范围。
附图说明
图1为本实用新型的结构示意图；
图2为图1中第一/第二开关控制电路图；
图3为图1中第一/第二功放电路图；
图4为图1中第二/第四滤波电路图；
图5为图1中CPU芯片组及外围电路图。
图中标号说明：1、网络芯片组，2、调试和控制接口组，3、CPU芯片组，4、存储芯片组，5、射频信号处理电路，6、匹配电路组，7、射频开关控制电路，8、第一滤波电路，9、第一功放，10、第一接收放大电路，11、第二滤波电路，12、第三滤波电路，13、第二功放，14、第二接收放大电路，15、第四滤波电路，16、第一开关控制电路，17、第二开关控制电路，18、电源芯片组，19、射频电路组，20、LTE/3G接口电路。
具体实施方式
下面将参考附图并结合实施例，来详细说明本实用新型。
一种数据传输通讯架构，该架构包括CPU芯片组3，在本实施例中，CPU芯片组3采用AR9342芯片以及本领域常规的同步的始能电路和电源电路、晶振电路以及同步复位电路，如图5所示，即常规的外围电路即可；
如图1所示，所述CPU芯片组3分别连接有网络芯片组1和射频信号处理电路5，在本实施例中，网络芯片组1采用网络控制芯片AR8035以及本领域常规的相关电源电路、晶振电路、始能电路、控制电路、以及与之相连接的千兆网络变压器、网络接口；
在本实施例中，射频信号处理电路5采用本领域常规的射频与基带信号处理的功能电路和处理模块，本申请采用SE5004L芯片及相应的外围电路，所述射频信号处理电路5的控制信号输出端连接一射频开关控制电路7，所述射频开关控制电路7的输出端连接一射频电路组19的控制信号输入端；
所述射频信号处理电路5的输出端连接一匹配电路组6，所述匹配电路组6连接射频电路组19，所述射频电路组19包括依次连接的第一滤波电路8、第一功放9、第二滤波电路11和第一接收放大电路10，并且在所述第一功放9与第二滤波电路11之间设有第一开关控制电路16，如图3所示，在本实施例中，第一功放9选用SE5004L芯片及相应的外围电路，如图4所示，本实施中，第二滤波电路11选用NC-LF21B5390P67-M25/A芯片及相应的外围电路，其余电路采用本领域常规电路结构即可，所述第一滤波电路8的输入端连接匹配电路组6的输出端，所述第一接收放大电路10的输出端连接匹配电路组6的输入端，所述第一开关控制电路16的控制信号输入端连接射频开关控制电路7的输出端。
所述射频电路组19还包括有依次连接的第三滤波电路12、第二功放13、第二开关控制电路17、第四滤波电路15和第二接收放大电路14，所述第三滤波电路12的输入端连接匹配电路组6的输出端，所述第二接收放大电路14的输出端连接匹配电路组6的输入端，所述第二开关控制电路17的控制信号输入端连接射频开关控制电路7的输出端，在本实施例中，该条链路中与上一段中的电路结构相同。
本实施中，第一开关控制电路16和第二开关控制电路17结构相同，皆采用SWI-SKY13370-374LF射频芯片，以第一开关控制电路16为例，如图2所示，其包括SWI-SKY13370-374LF射频芯片U62（以下简称芯片U62），芯片U62的第1端口V1分别通过电阻R427连接AR9342-COM-A端和电容C693接地，芯片U62的第2端口RFC依次通过电容C710和电容C697连接一MMCX接头，并且在电容C710与电容C697之间通路上通过电容C711接地，芯片U62的第3端口V2分别通过电阻R428连接AR9342-COM-B端和电容C695接地，芯片U62的第4端口J2连接第二滤波电路11中的对应滤波芯片NC-LF21B5390P67-M25/A，芯片U62的第5端口GND接地端，芯片U62的第6端口J1连接第一功放9中对应功放芯片SE5004L。
所述CPU芯片组3上设有调试和控制接口组2，在本实施例中，调试和控制接口组2采用本领域常规的调试串口、Jtag、minipcie接口相关电路和复位按钮相关电路即可。
所述CPU芯片组3上设有LTE/3G接口电路20。
所述CPU芯片组3上设有存储芯片组4，在本实施例中，存储芯片组4采用闪存芯片组和Nor flash芯片组以及与之对应的本领域常规的控制电路和复位电路即可。
该架构还包括有电源芯片组18，所述电源芯片组18分别电连接存储芯片组4、射频信号处理电路5和射频电路组19，用于供电，在本实施例中，电源芯片组18采用本领域常规的POE电源组和电源转换芯片组即可。
本实用新型原理及工作过程
继续参照图1，本实用新型中在数据流转中各模块电路的所起的作用：数据通过LTE/3G接口电路20下载到CPU芯片组3，可以在存储芯片组4里面做缓存，然后在CPU芯片组3里面进行数据重组分析，然后经过DAC转换，IQ转换，然后信号进入射频信号处理电路5，两次升频转换为射频信号然后信号进入匹配电路组6，然后信号分别进入第一滤波电路8和第三滤波电路12，然后第一滤波电路8的信号进入第一功放9再进入第一开关控制电路16传送出去，第三滤波电路12的信号进入第二功放13再进入第二开关控制电路17传送出去。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。