本实用新型涉及摄像头技术领域，尤其是涉及一种高清摄像头的EMI电路。
背景技术：
随着科学技术的不断进步，摄像头也由模拟向高清技术发展，摄像头模组也越来越微型化。随着电路系统设计的复杂性和集成度的提高，电路系统对于信号的建立、保持时间、时钟抖动等要素提出越来越高的要求，随之而来的却是数字信号的时钟频率越来越高，而时钟信号常常又是电路系统中频率最高和边沿最陡的信号，多数EMI(Electro Magnetic Interference,电磁干扰)问题的产生和时钟信号有关，EMI会引起电路性能的降低，严重的话，会导致整个系统失效，最终造成摄像头成像质量的下降。
传统的抑制EMI方式一般有如下两种：
第一种是采用磁珠滤波，即在时钟MCLK(24MHZ)和PCLK(48MHZ)上串联磁珠，采用磁珠滤波后经测试：辐射整体有一定的下降，但超标点还是很多，而且由于磁珠阻抗误差大，对后期批量生产造成一定的影响。
第二种是采用屏蔽的方式，即使用铜箔屏蔽或采用碳膜排线，采用屏蔽的方式后经测试：辐射整体有一定的下降但高频部分也没办法完全滤除，而且铜箔屏蔽或碳膜排线的材料成本较高。
以上这两种方法都是通过改变或切断EMI辐射路径来达到减小EMI辐射的目的，采用这两种措施后，EMI辐射整体都有一定下降，但是还是不能完全抑制，鉴于此，有必要设计一种新的摄像头EMI电路，能够在系统源头有效的减小EMI问题的产生，以此来解决目前存在的问题。
技术实现要素：
本实用新型要解决的技术问题是克服现有技术的缺陷，提供一种减小EMI辐射，时钟信号在加扩频电路后在系统时钟处实现EMI的有效抑制的高清摄像头EMI时钟扩频电路，同时保持了信号的完整性，简化了工艺、降低了成本。
为解决上述技术问题，本实用新型通过下述技术方案来解决：一种高清摄像头的EMI电路，包括PCLK输入时钟信号线，其特征在于，还包括时钟扩频电路，所述时钟扩频电路包括与PCLK输入时钟信号线连接的的时钟扩频处理芯片、与所述时钟扩频处理芯片连接的外部调节电路，所述时钟扩频处理芯片包括引脚XIN/CXIN、引脚SSON、引脚ModOUT、引脚VDD，所述外部调节电路包括电阻R1、电阻R3、电阻R4、电阻R7、电阻R9、电阻R10及电容C1，所述引脚XIN/CXIN连接外部摄像头PCLK输入时钟信号线的SSC INPUT PCLK输入时钟,所述引脚CKOUT连接至电阻R10的一端，所述电阻R10的另一端连接电源VCC，所述引脚SSON连接到电阻R4一端和电阻R1一端的并联点上，所述电阻R4的另一端连接到电源VCC上，所述电阻R1的另一端连接至所述引脚GND接地,所述引脚ModOUT连接电阻R3的一端，所述电阻R3的另一端连接至电阻R7的一端并且连接外部摄像头PCLK输入时钟信号线的SSC Output PCLK输出时钟，所述引脚VDD连接到电容C1一端和电阻R9一端的并联点上，所述电容C1的另一端接地，所述电阻R9的另一端连接电源VCC。
具体的，所述时钟扩频处理芯片还包括引脚CKOUT、引脚GND、引脚ADso、引脚ADSI、所述外部调节电路与所述时钟扩频处理芯片的引脚ADso和引脚ADSI连接；所述外部调节电路还包括电阻R2、电阻R5、电阻R6，所述电阻R2的一端与所述引脚ADso连接，所述电阻R2的另一端接地，所述引脚ADSI连接至电阻R5一端和电阻R6一端的并联点上，所述电阻R5的另一端接地，所述电阻R6的另一端连接电源VCC。
本实用新型相比现有技术具有以下优点及有益效果：
1，相较于传统的磁珠滤波和屏蔽等EMI处理方式，本实用新型在PCLK上增加时钟扩频处理芯片电路，并引入外部调节电路，时钟扩频电路在系统时钟处控制和减少了EMI的发射强度，在源头实现EMI的有效抑制。
2，摄像头EMI电路在增加时钟扩频电路后辐射频谱幅度降低了，而且完整性依然很好，即时钟扩频电路在抑制辐射的同时没有导致信号完整性的降低。
3，摄像头EMI电路在产品设计的初期加入时钟扩频电路后，减少了后期其他抑制EMI材料的使用，简化了工艺，节省了成本。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细说明：
图1是本实用新型时钟扩频电路示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型的具体实施过程如下：
如图1所示，一种高清摄像头的EMI电路，包括PCLK输入时钟信号线，其特征在于，还包括时钟扩频电路，所述时钟扩频电路包括与PCLK输入时钟信号线连接的的时钟扩频处理芯片、与所述时钟扩频处理芯片连接的外部调节电路，所述时钟扩频处理芯片包括引脚XIN/CXIN、引脚SSON、引脚ModOUT、引脚VDD，所述外部调节电路包括电阻R1、电阻R3、电阻R4、电阻R7、电阻R9、电阻R10及电容C1，所述引脚XIN/CXIN连接外部摄像头PCLK输入时钟信号线的SSC INPUT PCLK输入时钟,所述引脚CKOUT连接至电阻R10的一端，所述电阻R10的另一端连接电源VCC，所述引脚SSON连接到电阻R4一端和电阻R1一端的并联点上，所述电阻R4的另一端连接到电源VCC上，所述电阻R1的另一端连接至所述引脚GND接地,所述引脚ModOUT连接电阻R3的一端，所述电阻R3的另一端连接至电阻R7的一端并且连接外部摄像头PCLK输入时钟信号线的SSC OutputPCLK输出时钟，所述引脚VDD连接到电容C1一端和电阻R9一端的并联点上，所述电容C1的另一端接地，所述电阻R9的另一端连接电源VCC。外部调节电路用于调节引脚ADSO和引脚ADSI上的高低电平来改变扩频幅度。通过频率调制的手段将集中在窄频带范围内的能量分散到设定的宽频带范围，通过降低时钟在基频和奇次谐波频率的幅度，达到降低系统电磁辐射峰值的目的。
所述时钟扩频处理芯片还包括引脚CKOUT、引脚GND、引脚ADso、引脚ADSI、所述外部调节电路与所述时钟扩频处理芯片的引脚ADso和引脚ADSI连接；所述外部调节电路还包括电阻R2、电阻R5、电阻R6，所述电阻R2的一端与所述引脚ADso连接，所述电阻R2的另一端接地，所述引脚ADSI连接至电阻R5一端和电阻R6一端的并联点上，所述电阻R5的另一端接地，所述电阻R6的另一端连接电源VCC。由于所述电阻R6的另一端连接电源VCC输入高电平，所述电阻R2的另一端接地输入低电平。电阻R2为第一展频调节电阻，电阻R5和电阻R6为第二展频调节电阻，在输入高低电平已确定的情况下，通过调节电阻R2、电阻R5和电阻R6的大小，可以调节扩展频率的大小。引脚XIN/CXIN与SSC INPUT连接，用于将时钟信号传送到时钟扩频处理芯片中，所述时钟扩频处理芯片通过引脚ModOUT输出经过调制的时钟信号。
上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受上述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。