本实用新型涉及无线通信领域，尤其涉及一种VPX（加固式总线技术标准）架构宽带射频采集系统，具体涉及到卫星通信、宽带射频采集、数字信号处理、数字接收机。
背景技术：
随着无线通信近年来软件无线电理论和应用趋于成熟和完善，软件无线电技术已经被越来越广泛的应用于军用、民用的无线通信系统中，作为软件无线电的核心技术之一，数字接收机技术业变得越来越重要。传统数字接收机方案是将数字信号处理后的数据通过外部低速总线传到PC，其数据带宽不大，当要求将原始样点数据直接存储时，带宽就变得不够用了。
技术实现要素：
鉴于现在技术存在的问题，本实用新型提供一种VPX架构宽带射频采集系统。
本实用新型采用的技术方案是：一种VPX架构宽带射频采集系统，其特征在于，包括1个采集板卡、1个处理板卡、1个存储板卡、1个主机板卡、1个背板、1个电源单元，采集板卡、处理板卡、存储板卡和主机板卡分别通过背板互连，其中主机板卡通过千兆网口连接采集板卡、处理板卡来实现控制信号的通信；主机板卡通过PCIe接口连接采集板卡、处理板卡、存储板卡来实现数据的交互；采集板卡和处理板卡间额外通过SRIO接口互连，来增加数据交互带宽；由主机板卡发送指令给采集板卡、处理板卡，控制模拟信号的采样频率和增益，控制数字下变频通道和后端的解调、译码的参数，有选择的进行信号显示和存储；电源单元与背板连接。
所述的主机板卡设有三个PCIE接口，一个PCIEX4接口连接采集板卡，一个PCIEX4接口连接处理板卡，一个PCIEX8接口连接存储板卡，处理板卡和采集板卡通过SRIOX4接口互连；主机板卡设有三个GE接口，分别连接采集板卡、处理板卡、存储板卡；两路模拟通道通过采集板卡接入系统，采集板卡设有两个10GE的对外通道，处理板卡设有一个10GE对外通道。
所述的采集板卡包括FPGA芯片EP4SGX230KF40、温补晶振TCXO、数字时钟产生器DDS9954、四个差分放大器ADL5201、两个滤波器FILTER、数字时钟产生器DDS9954、声表面滤波器CDCE62005、两个模数转换器AD9467、万兆网协议转换芯片BCM8727，第一差分放大器ADL5201和第三差分放大器ADL5201分别接模拟信号后，分别连接两个滤波器FILTER，两个滤波器FILTER分别连接第二差分放大器ADL5201、第四差分放大器ADL5201，第二差分放大器ADL5201和第四差分放大器ADL5201分别连接两个模数转换器AD9467，温补晶振TCXO连接数字时钟产生器DDS9954，数字时钟产生器DDS9954连接声表面滤波器CDCE62005，声表面滤波器CDCE62005连接两个模数转换器AD9467，两个模数转换器AD9467分别连接所述的FPGA芯片EP4SGX230KF40，FPGA芯片EP4SGX230KF40分别通过PCIe×4接口和SRIO×4接口输出至背板；同时FPGA芯片EP4SGX230KF40通过两个 XAUI×4接口连接所述的万兆网协议转换芯片BCM8727，万兆网协议转换芯片BCM8727将XAUI信号转成SFI信号输出。
所述的处理板卡包括四片FPGA芯片EP4SGX230KF40和万兆网协议转换芯片BCM8727，背板的信号通过PCIE接口和SRIO接口接到第一FPGA芯片EP4SGX230KF40上，第一FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第二FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第二FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第三FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第二FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第四FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第二FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40连接，第一FPGA芯片EP4SGX230KF40通过XUAI×4接口连接所述的万兆网协议转换芯片BCM8727，万兆网协议转换芯片BCM8727将信号转成光信号格式输出。
本实用新型的有益效果是：本系统基于数字接收机技术，实现了双通道中频输入，经数字变频、解调、译码后，多信道信息显示和存储，充分发挥高速PCIe总线优势，扩展存储板和声卡显卡用于信息的存储和显示，且极宽的数据带宽可以保证传输原始样点数据而不掉点。
附图说明
图1为VPX架构宽带射频采集系统原理框图；
图2为图1中采集板卡原理框图；
图3为图1中处理板卡原理框图。
具体实施方式
以下结合附图对本实用新型做进一步说明。
参照图1，本系统包括1个采集板卡、1个处理板卡、1个存储板卡、1个主机板卡、1个背板、1个电源单元，采集板卡、处理板卡、存储板卡和主机板卡分别通过背板互连，其中主机板卡通过千兆网口连接采集板卡、处理板卡来实现控制信号的通信；主机板卡通过PCIe接口连接采集板卡、处理板卡、存储板卡来实现数据的交互；采集板卡和处理板卡间额外通过SRIO接口互连，来增加数据交互带宽；由主机板卡发送指令给采集板卡、处理板卡，控制模拟信号的采样频率和增益，控制数字下变频通道和后端的解调、译码的参数，有选择的进行信号显示和存储；电源单元与背板连接。
本系统的主机板卡设有三个PCIE接口，一个PCIEX4接口连接采集板卡，一个PCIEX4接口连接处理板卡，一个PCIEX8接口连接存储板卡，处理板卡和采集板卡通过SRIOX4接口互连；主机板卡设有三个GE接口，分别连接采集板卡、处理板卡、存储板卡；两路模拟通道通过采集板卡接入系统，采集板卡设有两个10GE的对外通道，处理板卡设有一个10GE对外通道。
参照图2，本系统的采集板卡包括FPGA芯片EP4SGX230KF40、温补晶振TCXO、数字时钟产生器DDS9954、四个差分放大器ADL5201、两个滤波器FILTER、数字时钟产生器DDS9954、声表面滤波器CDCE62005、两个模数转换器AD9467、万兆网协议转换芯片BCM8727，第一差分放大器ADL5201和第二差分放大器ADL5201分别接模拟信号后，分别连接两个滤波器FILTER，两个滤波器FILTER分别连接第三差分放大器ADL5201、第四差分放大器ADL5201，第三差分放大器ADL5201和第四差分放大器ADL5201分别连接两个模数转换器AD9467，温补晶振TCXO连接数字时钟产生器DDS9954，数字时钟产生器DDS9954连接声表面滤波器CDCE62005，声表面滤波器CDCE62005连接两个模数转换器AD9467，两个模数转换器AD9467分别连接FPGA芯片EP4SGX230KF40，FPGA芯片EP4SGX230KF40分别通过PCIe×4接口和SRIO×4接口输出至背板；同时FPGA芯片EP4SGX230KF40通过两个 XAUI×4接口连接万兆网协议转换芯片BCM8727，万兆网协议转换芯片BCM8727将XAUI信号转成SFI信号输出。
参照图3，本系统的处理板卡包括四片FPGA芯片EP4SGX230KF40和万兆网协议转换芯片BCM8727，背板的信号通过PCIE接口和SRIO接口接到第一FPGA芯片EP4SGX230KF40上，第一FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第二FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第二FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第三FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第二FPGA芯片EP4SGX230KF40、第四FPGA芯片EP4SGX230KF40连接，第四FPGA芯片EP4SGX230KF40分别通过SRIO接口、LVDS接口与第一FPGA芯片EP4SGX230KF40、第二FPGA芯片EP4SGX230KF40、第三FPGA芯片EP4SGX230KF40连接，第一FPGA芯片EP4SGX230KF40通过XUAI×4接口连接万兆网协议转换芯片BCM8727，万兆网协议转换芯片BCM8727将信号转成光信号格式输出。
本系统实现两个通道中频140M（±36M）模拟信号输入，先进行模拟放大和滤波，然后数字化，之后数字变频、解调、译码，最后实现两个通道多信道的信息显示和存储。本系统数据带宽充分，将数字化的信号可以无掉点的连续传送到后端，可以直接存储。也可以选择数字化的信号进入信号处理板，提取信号后再传输到后端，或者存储。
本系统的采集板卡将模拟信号转成数字信号的关键板卡，其可以将数据无掉点通过PCIe（Peripheral Component Interconnect Express，一种高速串行计算机扩展总线标准）交叉到处理板卡或者存储板卡，也可以不占用PCIe通过SRIO（Serial Rapid I/O，一种高速互联接口）接口传输到处理板卡，另外就是可以不占用PCIe接口和SRIO接口，通过采集板卡前面板的两个万兆光网口将数据无掉点输出。
本系统基于VPX架构设计，通过PCIe接口作为数据总线，可以方便的与X86架构处理器芯片的主机板交互，主机板有丰富的附属外设—存储板和声卡显卡，便于存储与显示，并且可以工作在恶劣的环境中。
系统工作原理：系统功能划分为四个功能模块板卡:采集板卡、处理板卡、主机板卡、存储板卡。其中采集板卡用于模拟信号的放大、滤波、数字化；处理板卡用于信号数字处理；主机板卡是系统的控制中心也是PCIe的交换中心，也是最后数据的功能显示模块；存储板卡是信号处理后的信息处理模块或者模拟信号的数字化后的直接存储模块。
采集板卡用于模拟信号的放大、滤波、数字化。其时钟设计为了确保采样时钟具有较高的相位噪声，采取的方案是：温补晶振配合去抖芯片，确保采样时钟保持较高的相位噪声，为了获得采样时钟的1Hz步进连续可调的特性，加入了数字时钟产生器DDS9954。模拟通道上：模拟信号通过差分放大器ADL5201，可以抑制偶次谐波，然后经过声表面滤波器，可以获得更好的选择性。模数转换器选择AD9467，一种200MSPS16bit的ADC可以让模数转化后由较高指标。数字化后数据可以通过PCIe接口实时输出，为了增加设备的灵活性，增加了实时输出接口，一个是通过背板到处理板卡的SRIO接口，另外一个是采集板卡前面板的两个万兆光网口。接口芯片为ALTERA的一种FPGA芯片EP4SGX230KF40，其高速串行口不能达到10Gbps，所以中间采用了万兆网协议转换芯片BCM8727，将XAUI信号转成SFI信号。
处理板卡用于信号处理。背板的信号通过PCIE接口和SRIO接口接到一片FPGA芯片EP4SGX230KF40上，这片FPGA芯片和其余三片FPGA芯片通过高速串行接口SRIO和低速并行接口LVDS以FULLMESS架构（每个节点都相互连接）互连。作为板卡输入输出接口的FPGA芯片，也有一路通过XUAI X4接口进入万兆网协议转换芯片BCM8727，将信号转成光信号格式输出。
信号处理需要很多的计算资源，四片FPGA芯片EP4SGX230KF40进行FULLMESS（每个节点都相互连接）连接，充足的计算资源和灵活的数据通道，使数据处理更灵活。并且处理板卡的数据入口除了标准的PCIe接口还设有与采集板的SRIO接口，对外的10GE光网口，让板卡的数据传输更灵活。
主机板卡是系统的控制中心、PCIe数据的交换中心，也是最后数据的功能显示模块。主机板卡引出两个千兆网口，分别连接到采集板卡和处理板卡，对采集板卡和处理板卡的功能进行控制，主机板卡有PCIe-switch（PCIE的交换芯片），用于PCIe总线数据的交换。主机板卡外围器件有声卡和显卡用于数据的显示，存储板卡用于数据的存储。存储板卡是主机板卡的外设，通过PCIe接口可以将数据存储到存储板上。