用于传感器的西格玛德尔塔调制器的制作方法

本公开总体上涉及用于传感器的高阶西格玛德尔塔调制器的半导体电路。

背景技术

微电子机械系统(mems)麦克风通常用于对功耗敏感的低功率电池供电设备，诸如智能手机和平板电脑。mems麦克风在这些应用中很受欢迎，因为mems麦克风可以实现为通过标准光刻工艺直接刻蚀到硅管芯的压敏膜片。

麦克风电路的竞争力主要由其性能(动态范围、分辨率、功耗、时钟抖动容限...)以及其成本(硅面积、mems传感器复杂度、封装大小与灵敏度...)给出。在典型的mems麦克风电路中，mems麦克风耦合到集成电路，其偏置mems麦克风、放大mems麦克风的输出并且对mems麦克风的电输出执行模数转换(adc)。这些功能中的每一个消耗功率，并且可能消耗宝贵的芯片和/或板面积。为了降低功耗和芯片面积，传统的基于电压编码的西格玛德尔塔adc已经被用作麦克风电路中的adc。然而，目前可用的西格玛德尔塔adc已经被推向技术极限，并且市场趋势需要创新解决方案。基于时间编码的解决方案是传统使用的基于电压编码的电路的有希望的替代方案。

技术实现要素：

在各种实施例中，一种电路可以包括：耦合到微电子机械系统(mems)麦克风传感器的电压偏置电路、耦合到驱动器电路的mems麦克风传感器、以及耦合到基于振荡器的adc电路的驱动器电路。基于振荡器的adc电路可以包括n阶西格玛德尔塔调制器，其中n是等于或大于1的整数。

附图说明

在附图中，相同的附图标记通常在不同的视图中指代相同的部分。附图不一定按比例绘制，而是通常将重点放在说明本发明的原理上。在以下描述中，参考以下附图描述本发明的各种实施例，在附图中：

图1a示出了通用模拟二阶连续时间西格玛德尔塔调制器的框图；

图1b示出了主要地数字多比特二阶连续时间西格玛德尔塔调制器的框图；

图2a示出了耦合到基于vco的adc的mems麦克风的各种实施例的框图；

图2b示出了麦克风偏置和放大电路的各种实施例的框图；

图2c示出了在单端转换器配置中具有单比特互连的传感器读出电路的各种实施例的框图；

图2d示出了在单端转换器配置中具有单比特互连的麦克风偏置和放大电路以及基于电流控制振荡器的adc的各种实施例的框图；

图2e示出了根据至少一个实施例的传感器读出电路的操作行为；

图3示出了根据至少一个实施例的传感器读出电路的示意图；

图4a至图4d示出了根据至少一个实施例的传感器读出电路的压控振荡器的示意图；

图5示出了根据至少一个实施例的包括单片集成的偏置和放大电路的传感器读出电路的压控振荡器的框图；

图6示出了根据至少一个实施例的传感器读出电路的相位参考积分器的示意图；

图7示出了根据至少一个实施例的传感器读出电路的数字控制振荡器的示意图；

图8示出了根据至少一个实施例的传感器读出电路的反馈发生器的示意图；

图9示出了伪差分转换器配置中的传感器读出电路的各种实施例的框图；

图10是示出根据至少一个实施例的伪差分转换器配置中的传感器读出电路的测量频谱的图表；

图11是示出根据至少一个实施例的伪差分转换器配置中的传感器读出电路的测量的动态范围图的图表；以及

图12示出了高阶传感器读出电路的各种实施例的框图。

具体实施方式

参考附图在下面更详细地解释本发明的各种实施例。然而，本发明不限于具体描述的实施例，而是可以更适当地修改和改变。在本发明的范围内的是，将一个实施例的各个特征和特征组合与另一实施例的特征和特征组合相组合以便实现根据本发明的另外的实施例。

在附图中相同的元件设置有相同或相似的附图标记。为了避免重复，对这些元件的重复描述已经被免除。

这里给出的基本原理将基于下面给出的实例来阐明。

各种实施例涉及一种用于诸如mems传感器或麦克风等电容性信号源、以及诸如压力传感器和加速度计等电容性传感器的数据转换电路。数据转换电路也可以应用于其他类型的电路和系统，诸如音频系统、通信系统、传感器系统和与频率编码信号对接的其他系统。

在各种实施例中，提供了一种仅基于压控振荡器(vco)和数字逻辑的连续时间西格玛德尔塔(σδ)调制器。在其他实施例中，也可以在连续时间σδ调制器中使用其他振荡器，例如电流控制振荡器和电容控制振荡器。这个σδ调制器在面积、功耗、动态范围和抖动容限方面与现有adc相比具有竞争力。振荡器可以用作σδ调制器的初始积分器，并且频率数字转换器可以在振荡器之后使用，以便实现任何程度的环路阶数和相应的噪声整形。

图1a示出了通用模拟二阶连续时间西格玛德尔塔调制器的框图。图1b示出了主要地数字多比特二阶连续时间西格玛德尔塔调制器的框图。如图1b所示，环路接口需要数模转换器(dac)和多比特互连，该多比特互连需要复杂的布线并且占用大量的芯片面积。

图2a示出了耦合到基于vco的adc的mems麦克风的各种实施例的框图。参考图2a，电路可以包括偏置电路609、电容式mems麦克风传感器603、接口放大器605、压控振荡器(vco)610和频率数字转换器(fdc)650。偏置电路609可以基于电容式mems麦克风传感器603的操作条件来被配置。接口放大器605可以接收麦克风传感器603的输出并且提供低电平音频信号602以驱动可以包括vco610和fdc650的传感器读出电路。vco610将基于电压的音频信号602转换为基于频率的信号，基于频率的信号然后由fdc650转换为数字信号。

图2b示出了麦克风偏置和放大电路1的各种实施例的框图。如图2b所示，mems麦克风3耦合到电压偏置电路9和电压放大电路5。例如，偏置电压可以在大约10v的范围内。输出电压信号2可以被提供给传感器读出电路。电压放大电路5可以是源极跟随器电路，其被配置为放大mems传感器的较高阻抗输出以驱动传感器读出电路的较低输入阻抗。这种基于恒定电荷偏置和电压读出的偏置和放大电路配置的特征在于低噪声接口和直至高声压水平的良好的线性度。偏置和放大电路1也可以扩展到差分传感器。在其他实施例中，可以包括跨导器来代替用于阻抗匹配的电压放大电路来驱动传感器读出电路的输入。

图2c示出了具有单比特互连的传感器读出电路11的各种实施例的框图。如图2c所示，传感器读出电路11被配置为单端转换器配置中的σδ调制器。参考图2c，从诸如mems麦克风等电容性传感器提供的模拟电压信号x(t)驱动压控振荡器(vco)10的输入。vco10将输入信号x(t)变换成示出频率调制的方波w(t)。信号电压x(t)控制vco10的振荡频率，vco10的输出是频率调制信号w(t)。vco10应当被配置为具有线性度、灵敏度(mhz/v)和低相位噪声的组合，以便耦合到例如图2b所示的偏置和放大电路。取决于目标sndr、面积和功耗等要求，低相位噪声可以通过适当调节晶体管的尺寸来实现。执行电压到频率转换的vco10用作σδ调制器的初始积分器。

vco10的输出被提供给相位参考积分器(pri)12的输入。pri12可以将频率调制信号转换为数字信号。pri12的输出在来自vco10的信号的每个上升沿被设置为逻辑高('1')，并且在反馈脉冲6的每个上升沿被复位。pri12可以是1比特计数器。在这种简单的形式中，pri12类似于pll电路的典型的相位和频率比较器。

pri12的单比特输出7被提供给仅具有两个可能振荡频率的数字控制振荡器(dco)14的输入。因此，线性度不成问题，并且相位噪声不重要，因为振荡频率偏移通常较大。但是，考虑到其输入信号由纳秒或甚至更短周期的脉冲组成，因此这个振荡频率必须能够快速改变。

dco14的输出被提供给另一相位参考积分器pri16的输入。pri16可以与pri12相同。因此，其输出也是单个比特，并且在来自dco14的信号的每个上升沿被设置为逻辑高('1')。

pri16的单比特输出被提供给反馈发生器18的输入。反馈发生器18的输出被提供给pri12的输入和pri16的输入。反馈发生器18在采样时钟8的每个上升沿对pri16的输出进行采样。如果采样值为逻辑高('1')，则它生成重置pri12和pri16两者的值的脉冲。

图2e示出了根据至少一个实施例的传感器读出电路的操作行为。参考图2e，在时间t1处，vco10的输出(w1(t))中的上升沿将pri12的输出(sv1(t))设置为'1'。当这种情况发生时，dco14的频率从较低的振荡频率变化到较高的振荡频率，因此其相位以较高的速率攀升。在时间t2处，这个相位达到2π，其在dco14的输出(w2(t))上生成上升沿，并且因此pri16的输出(sv2(t))被设置为'1'。在时间t3处，在pri16的输出(sv2(t))被设置为'1'之后的采样时钟(clk)的第一上升沿对pri16的输出(sv2(t))进行采样并且生成短反馈脉冲(fbpulse)，它可以清除两个pri。这将dco14的振荡频率设置回较低的振荡频率，直到t4，vco10的输出(w1(t))中的下一上升沿。这个系统的输出示出二阶噪声整形。

图3示出了根据至少一个实施例的传感器读出电路111的示意图。参考图3，从诸如mems麦克风等电容性传感器提供的模拟信号x(t)102(例如，电压信号)驱动压控振荡器(vco)110的输入。典型的输入信号x(t)102具有很大的动态范围，并且噪声很大。例如，噪声可以在mems传感器处或者从mems传感器与传感器读出电路111的输入之间的其他电子噪声源引入。通常，噪声可以是白噪声和/或闪烁噪声。因此，接收输入信号x(t)102的振荡器的相位噪声应当足够低以不降低信噪比(snr)。例如，由于其灵敏度和低相位噪声，可以使用环形振荡器。图4a至图4d示出了根据至少一个实施例的传感器读出电路的压控振荡器210的示意图。参考图4a至图4d，vco210可以是由信号202直接调制的简单3级环形振荡器。例如，vco210的振荡频率可以是大约4.8mhz，并且其灵敏度可以是大约7.2mhz/v。参考图4d，可以使用缓冲器来使振动成方形并且驱动电平移位器。参考图4b和图4c，虚拟缓冲器可以用于对称。晶体管的尺寸可以被优化以最小化相位噪声。这个实现的特征在于低输入阻抗，其要求适当的驱动器，例如诸如图2b所示的电路。然而，vco210可以针对不同的输入阻抗来被设计。

在其他实施例中，取决于期望的延迟，vco210可以是m级环形振荡器，其中m是等于或大于1的整数。也可以使用其他拓扑结构的环形振荡器(例如，差分、以电流驱动、其他拓扑延迟)。备选地，也可以使用弛豫振荡器(例如，以电流、电压驱动)和电抗控制振荡器(即，直接连接到振荡器的mems传感器)。

图5示出了根据至少一个实施例的伪差分配置中的传感器读出电路的压控振荡器311的框图，其中用于mems传感器303的偏置级309和309'以及包括源极跟随器缓冲器305和305'的放大级被包含到集成电路封装中。

参考图3，vco110的输出可以被提供给电平移位器(ls)119的输入。电平移位器119将vco110的变化的幅度转换或适配为数字电路的电压供应。例如，数字电路的电压供应可以是1.8v。

电平移位器119的输出可以被提供给第一相位参考积分器(pri)112的输入。第一pri112可以是1比特计数器。图6示出了根据至少一个实施例的传感器读出电路的相位参考积分器212的示意图。参考图6，pri212可以由两个d型触发器组成。一个触发器220可以由振荡器的输出来被触发，而另一触发器222可以由来自反馈发生器的反馈脉冲206来被触发。当两个触发器被设置为逻辑高('1')时，两个触发器都立即被复位。虽然这个计数器具有3个状态(并且因此它的输出应当具有2个比特)，但是观察到，其中一个状态大多未被使用，并且为了简单起见，输出已被限制在1个比特。pri212的输出在来自振荡器的信号的每个上升沿被设置为逻辑高('1')，并且在反馈脉冲206的每个上升沿被复位。在仿真中，一个输入的边沿始终被跟随有另一输入的边沿，因此同一输入的两个连续边沿不会发生，并且因此pri永远不会饱和。在其他实施例中，第一pri112可以是1比特加/减计数器，其值在来自振荡器的信号的每个上升沿增加并且在反馈脉冲的每个上升沿减小。

参考图3，第一pri112的单比特输出被提供给数字控制振荡器114的输入。dco114可以仅以两个不同的频率振荡，例如，大约2.5mhz的较低频率和大约10mhz的较高频率。由于这些频率非常不同，由相位噪声引入的误差相对较小，因此这个振荡器可以呈现较高的相位噪声，而不会对adc的分辨率产生任何影响。然而，由于到dco114的输入可以由纳秒或甚至更短周期的脉冲组成，dco114的电压到频率响应应当足够快以跟随控制输入的非常快的变化。例如，这样的dco可以实现为1比特电流dac，其被跟随有电流控制振荡器。1比特电流dac将由第一pri提供的数字电压信号转换为用于控制电流控制振荡器的数字电流信号。图7示出了根据至少一个实施例的传感器读出电路的数字控制振荡器的示意图。参考图7，1比特电流dac可以包括电流源242和电流源240，电流源242向输出提供恒定电流(例如，5μa)，电流源240提供可以被添加到输出或者通过电阻器被分流以保持电流源适当偏置的电流(例如，15μa)。电流控制振荡器可以是包括两个电容器和数字电路装置的弛豫振荡器。如图7所示，一个可能的实现是使用振荡频率取决于电容、由比较器(反相器)设定的阈值电压和充电电流的双电容弛豫振荡器。参考图7，当输入电压为低时，仅使用一个电流源242来给电容器充电，并且振荡频率可以是大约2.5mhz。当输入电压为高时，另一电流源240并联连接，并且振荡频率可以达到大约9.5mhz。在其他实施例中，dco可以利用环形振荡器(例如，差分、以电流驱动、其他拓扑延迟)或电抗控制振荡器来实现。

参考图3，复用器113可以被添加在第一pri112与dco114之间以用于测试目的。信号仅通过复用器113以用于外部监测。

dco114的输出被提供给第二相位参考积分器pri116的输入。第二pri116可以与第一pri112相同。因此，第二pri116的输出也是单个比特，并且在来自dco114的信号的每个上升沿被设置为逻辑高('1')并且在反馈脉冲206的每个上升沿被复位。

第二pri116的单比特输出被提供给反馈发生器118的输入。图8示出了根据至少一个实施例的反馈发生器218的示意图。参考图8，反馈发生器218可以由两个触发器和几个逻辑门组成。一个触发器280通过对第二pri的输出进行采样来生成输出比特流y[n]。当第二pri的采样输出为逻辑高('1')时，另一触发器282使用延迟时钟来生成具有持续时间ts/2的反馈脉冲206。更具体地，触发器282利用延迟时钟对第二pri的输出进行采样，并且在每次其采样'1'时生成反馈脉冲206。反馈脉冲206被提供给每个pri以便减小或重置它们的值。

基于vco的adc传感器读出电路可以以单端转换器配置来实现。它也可以以使用两个相同的信号路径的伪差分转换器配置来实现。伪差分架构可以用于使由振荡频率与输入电压之间的任何非线性产生的失真最小化。在伪差分拓扑结构中，偶次谐波被消除，并且对于奇次谐波失真减少。伪差分拓扑结构显著改善了psrr，并且在对时钟抖动的容限方面示出改进。图9示出了伪差分转换器配置中的传感器读出电路411的各种实施例的框图。参考图9，顶部路径417可以是单端转换器配置中的第一传感器读出电路，并且底部路径417'可以是单端转换器配置中的第二传感器读出电路。差分mems传感器提供信号402和信号402'，信号402'应当与信号402异相大约180°。信号402和402'分别被提供给顶部路径和底部路径。顶部路径404和底部路径404'的输出分别相互减去以生成差分输出信号。

首先在matlab中模拟以伪差分配置来配置的基于vco的adc传感器读出电路，并且然后在cadence环境中模拟利用标准cmos130nm的实现。随后，制造以单端转换器配置和伪差分转换器配置实现传感器读出电路的硅芯片。表1示出了伪差分转换器配置中的传感器读出电路的实验测量结果。

表1

用于测试麦克风的参考输入是1khz的94dbspl的声学音调。通常，6mvrms是在将这样的声学音调应用于麦克风时的模拟输出的幅度。在伪差分配置中，在将具有相反相位的6mvrms1khz音调施加到传感器读出电路的每个输入时，进行这些实验测量。图10是示出在将6mvrms1khz音调施加到具有相反相位的每个输入时根据至少一个实施例的伪差分配置中的p信道、n信道的测量功率谱以及它们在传感器读出电路中的差异的图表。如图10所示，测量的传感器读出电路在测试信号的频率处具有强烈的频率响应，并且通常将噪声移位到其可以被滤出的较高频谱中。图10还示出了差分信号可以具有比传感器读出电路的各个通道更好的频率响应。

信噪失真比(sndr)通常是对输出应用a加权滤波器来测量的。使用伪差分配置，a加权之后的94dbspl处的这个转换器的sndr为69db。在单信道adc的情况下，sndr大约为65db。

图11是示出根据至少一个实施例的伪差分配置的传感器读出电路的测量的p信道、n信道的动态范围图以及差值的图表。这个图表示出了差分配置改善了sndr。参考图11，动态范围大约为100db，并且使用差分拓扑结构，sndr峰值在105dbspl时达到大约80db。

在各种实施例中，传感器读出电路可以是基于高阶vco的西格玛德尔塔adc。图12示出了高阶传感器读出电路511的各种实施例的框图。图12示出了基于四阶vco的西格玛德尔塔adc。传感器读出电路511可以被实现为一系列振荡器和相位参考积分器(pri)单元。第一振荡器vco1510从传感器接口电路接收信号502，并且第一pri1512从第一vco1510接收信号。每个后续振荡器可以被配置为从先前的pri接收信号。每个pri可以被配置为接收来自其相应的振荡器的输入和来自反馈发生器518的输入。反馈发生器518可以由与采样频率相对应的时钟来被驱动。采样频率可以从几百khz到几mhz。每个振荡器-pri单元表示西格玛德尔塔adc中的附加阶，并且经由单比特互连而连接到先前的单元。第一振荡器vco510可以被配置为具有低相位噪声和中高灵敏度。它可以是环形振荡器。第二振荡器、第三振荡器和第四振荡器514a至514c可以是具有高灵敏度的dco。例如，这些dco中的每一个可以是耦合到电流控制弛豫振荡器的idac。pri512、516a至516c可以都是1比特加减计数器。pri、vco、dco和反馈发生器可以与关于基于2阶vco的σδadc传感器读出电路的各种实施例所描述的那些类似。他们可以具有不同的延迟、电流和电容。通过添加或去除dco-pri单元，这个基于4阶vco的σδadc传感器读出电路可以被适配为任何基于n阶vco的σδadc传感器读出电路，其中n是等于或大于1的整数。

在各种实施例中，基于vco的σδadc传感器读出电路可以通过利用cco代替vco而被修改为基于电流控制振荡器(cco)的σδadc。图2d示出了耦合到在单端转换器配置中具有单比特互连的基于cco的adc的麦克风偏置和放大电路的各种实施例的框图。参考图2d，从传感器接口电路提供的模拟电流信号i(t)驱动电流控制振荡器(cco)710的输入。cco710用作σδ调制器的初始积分器。信号i(t)调制cco710的频率以生成频率调制信号。cco710应当被配置为具有线性度、灵敏度(mhz/a)和低相位噪声的组合，以便耦合到例如偏置和放大电路701。如图2d所示，偏置和放大电路701可以包括耦合到电压偏置电路709和跨导电路705的mems麦克风703。跨导电路705可以将mems传感器的高阻抗电压输出转换为用于驱动基于cco的传感器读出电路的输出电流信号702。

在各种实施例中，提供了基于vco/ccoσδ的转换器传感器读出电路，其仅使用振荡器与pri之间的单比特连接，目的是保持电路简单并且减小管芯面积。与等效的传统σδ相比，由于所需要的管芯面积较小，因此它具有低成本数字麦克风的巨大潜力。asic大小缩小导致低成本数字麦克风用于诸如手表和其他可穿戴设备等应用。复杂性降低导致更低的电流消耗，从而延长移动设备的电池寿命。主要地数字设计可以消除电荷泵和高压组件，从而降低系统成本。基于vco/ccoσδ的转换器的动态范围和输入电平与现有的mems麦克风兼容，包括用于单端配置的单背板mems和用于差分配置的双背板mems。它还兼容其他类型的传感器，如电阻桥和压力传感器。基于vco/ccoσδ的转换器可以扩展到更高的阶数，并且可以不需要运算放大器或高线性电路。

在下文中，将说明本公开的各个方面：

示例1是一种电路，包括：耦合到mems麦克风传感器的电压偏置电路、耦合到驱动器电路的所述mems麦克风传感器、以及耦合到基于振荡器的adc电路的所述驱动器电路。

在示例2中，根据示例1所述的主题可以可选地包括：所述基于振荡器的数字adc电路包括n阶西格玛德尔塔调制器，其中n是等于或大于1的整数。

在示例3中，根据示例1或示例2中任一项所述的主题可以可选地包括：所述基于振荡器的adc电路包括：被配置为具有低相位噪声的第一振荡器，所述第一振荡器选自包括压控振荡器(vco)和电流控制振荡器(cco)的组；n个相位参考积分器中的第一相位参考积分器，其中所述第一相位参考积分器的第一输入耦合到所述第一振荡器的输出；数字控制振荡器(dco)，其中所述dco的输入耦合到所述第一相位参考积分器的输出；第二相位参考积分器，其中所述第二相位参考积分器的第一输入耦合到所述dco的输出；以及反馈发生器，其中所述反馈发生器的输入耦合到第n相位参考积分器的输出，并且所述反馈发生器的输出耦合到至少所述第一相位参考积分器的第二输入和所述第二相位参考积分器的第二输入，其中每个输入输出耦合包括单比特连接，并且n等于或大于2。

在示例4中，根据示例1至3中任一项所述的主题可以可选地包括：电平移位器，其中所述电平移位器的输入耦合到所述第一振荡器的输出，并且所述第一相位参考积分器的第一输入耦合到所述电平移位器的输出。

在示例5中，根据示例1至4中任一项所述的主题可以可选地包括：所述vco包括m级环形振荡器，其中m是等于或大于1的整数。

在示例6中，根据示例1至5中任一项所述的主题可以可选地包括：所述第一相位参考积分器包括被配置为由所述第一振荡器的输出触发的第一触发器和被配置为由所述反馈发生器的输出触发的第二触发器。

在示例7中，根据示例1至6中任一项所述的主题可以可选地包括：所述第一相位参考积分器包括被配置为在所述vco的输出的每个上升沿输出逻辑1并且在所述反馈发生器的输出的每个上升沿输出逻辑0的1比特计数器。

在示例8中，根据示例1至7中任一项所述的主题可以可选地包括：所述dco包括被配置为当所述dco的输入是逻辑0时以第一频率振荡并且当所述dco的输入是逻辑1时以第二频率振荡的振荡器。

在示例9中，根据示例1至8中任一项所述的主题可以可选地包括：所述dco进一步包括耦合到所述振荡器的1比特电流dac，其中所述振荡器是电流控制振荡器。

在示例10中，根据示例1至9中任一项所述的主题可以可选地包括：所述反馈发生器被配置为对所述第n相位参考积分器的输出进行采样并且向至少所述第一相位参考积分器和所述第二相位参考积分器提供反馈信号以减小所述第一相位参考积分器和所述第二相位参考积分器的值。

在示例11中，根据示例1至10中任一项所述的主题可以可选地包括：所述反馈发生器包括被配置为通过对所述第n相位参考积分器的输出进行采样来生成输出比特流的第一触发器、以及被配置为当所述第n相位参考积分器的输出为逻辑高时基于延迟时钟生成反馈脉冲的第二触发器。

示例12是一种集成电路，包括：被配置为具有低相位噪声的第一振荡器，所述第一振荡器选自包括压控振荡器(vco)和电流控制振荡器(cco)的组；n个相位参考积分器中的第一相位参考积分器，其中所述第一相位参考积分器的第一输入耦合到所述第一振荡器的输出；数字控制振荡器(dco)，其中所述dco的输入耦合到所述第一相位参考积分器的输出；第二相位参考积分器，其中所述第二相位参考积分器的第一输入耦合到所述dco的输出；以及反馈发生器，其中所述反馈发生器的输入耦合到第n相位参考积分器的输出，并且所述反馈发生器的输出耦合到至少所述第一相位参考积分器的第二输入和所述第二相位参考的第二输入，其中每个输入输出耦合包括单比特连接，并且其中n是等于或大于2的整数。

在示例13中，根据示例12所述的主题可以可选地包括电压偏置电路和驱动器电路，其中所述电压偏置电路耦合到所述驱动器电路，并且所述驱动器电路耦合到所述第一振荡器。

在示例14中，根据示例12至13中任一项所述的主题可以可选地包括：所述vco包括m级环形振荡器，其中m是等于或大于1的整数。

在示例15中，根据示例12至14中任一项所述的主题可以可选地包括：所述第一相位参考积分器包括被配置为由所述第一振荡器的输出触发的第一触发器和被配置为由所述反馈发生器的输出触发的第二触发器。

在示例16中，根据示例12至15中任一项所述的主题可以可选地包括：所述第一相位参考积分器包括被配置为在所述第一振荡器的输出的每个上升沿输出逻辑1并且在所述反馈发生器的输出的每个上升沿输出逻辑0的1比特计数器。

在示例17中，根据示例12至16中任一项所述的主题可以可选地包括：所述dco包括被配置为当所述dco的输入是逻辑0时以第一频率振荡并且当所述dco的输入是逻辑1时以第二频率振荡的振荡器。

在示例18中，根据示例12至17中任一项所述的主题可以可选地包括：所述dco进一步包括耦合到所述振荡器的1比特电流dac，其中所述振荡器是电流控制振荡器。

在示例19中，根据示例12至18中任一项所述的主题可以可选地包括：所述反馈发生器被配置为对所述第n相位参考积分器的输出进行采样并且向至少所述第一相位参考积分器和所述第二相位参考积分器提供反馈信号以减小所述第一相位参考积分器和所述第二相位参考积分器的值。

在示例20中，根据示例12至19中任一项所述的主题可以可选地包括：所述反馈发生器包括被配置为通过对所述第n相位参考积分器的输出进行采样来生成输出比特流的第一触发器、以及被配置为当所述第n相位参考积分器的输出为逻辑高时基于延迟时钟生成反馈脉冲的第二触发器。

虽然本文中已经说明和描述了特定实施例，但是本领域普通技术人员应当理解，在不脱离本发明的范围的情况下，各种替代和/或等同的实现可以替代所示和所述的具体实施例。本申请旨在覆盖本文中讨论的具体实施例的任何修改或变化。因此，本发明的范围因此由所附权利要求及其等同物指示。