固体摄像装置的制作方法

本公开涉及固体摄像装置。

背景技术：

图14是表示专利文献1所公开的用于mos传感器的数据传送电路的结构的图。

该数据传送电路具备多个锁存驱动器电路2209a。锁存驱动器电路2209a具备用于驱动保持有像素数据的锁存电路2213及读取位线rbl1及nrbl1的驱动器电路2214、感测放大器2210a、预充电电路2215a以及触发器2111。

在该结构中，根据锁存电路2213的数据，驱动器电路2214以小振幅驱动读取位线rbl1及nrbl1，利用感测放大器2210a检测锁存电路2213内的数据。感测放大器2210a的输出对应于多比特的像素数据中的任一比特。由此，能够高速且低耗电地读出像素数据。另外，即使在像素数据为0数据1数据的任一情况下，驱动器电路2214及预充电电路2215a为了读出而消耗的电流也几乎相等，不依赖于数据。

现有技术文献

专利文献

专利文献1：国际公开第2015/111368号

技术实现要素：

发明所要解决的课题

然而，在专利文献1所公开的现有技术中，根据按时间序列读出的数据的状态，触发器111以后的电路消耗的电流较大地不同。像素数据具有越大的比特宽度，触发器111以后的电路消耗的电流越大。

因此，当将现有技术用于具有大的比特宽度的触发器的后级的负载大的影像传感器(作为一例，大尺寸影像传感器)时，存在如下课题：在时间序列上在紧接着连续的相同的像素数据之后读出不同的像素数据时的电流变化自然变大，该消耗电流变化成为向其他电路(例如像素)的噪声源，产生对画质造成较大影响的情况。

鉴于所述课题，本公开提供一种固体摄像装置，其抑制在a/d转换后的像素数据的传送时产生的噪声，抑制画质劣化。

用于解决课题的手段

为了解决上述课题，本公开中的固体摄像装置具备：锁存电路，保持构成像素数据的1比特的数字信号；驱动器电路，将保持在所述锁存电路中的所述数字信号输出到读取位线对；感测放大器，与所述读取位线对连接；以及选择器电路，选择将从所述感测放大器输出的所述数字信号进行正转输出还是反转输出。

发明效果

根据本公开的固体摄像装置，能够抑制在a/d转换后的像素数据的传送时产生的噪声，抑制画质劣化。

附图说明

图1是表示实施方式1的摄像装置的结构例的框图。

图2是表示实施方式1的ad转换电路的结构例的框图。

图3是详细表示实施方式1的数据传送电路的结构例的电路图。

图4是具体表示实施方式1的数据传送装置的动作例的时序图。

图5是表示实施方式2的摄像装置的结构例的框图。

图6是详细表示实施方式2的数据传送电路的结构例的电路图。

图7a是详细表示实施方式2的多数表决检测电路的结构例的电路图。

图7b是表示异或电路的结构例的电路图。

图8是表示实施方式2的像素数据例的图。

图9是表示实施方式2的循环3～7中的异或电路的输入状态以及反转标志的输出状态的图。

图10是表示实施方式2的循环4～8中的数据传送电路的输出状态的图。

图11是表示实施方式2的动作例的时序图。

图12是详细表示实施方式3的数据传送电路的结构例的电路图。

图13a是详细表示根据实施方式3的多数表决检测电路的结构例的电路图。

图13b是表示图13a中的权重驱动器的结构例的电路图。

图14是表示专利文献1所公开的用于mos传感器的数据传送电路的结构的图。

具体实施方式

以下，参照附图对本公开的实施方式进行说明。

另外，以下说明的实施方式均表示本公开的一个具体例。在以下的实施方式中所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接方式、步骤、步骤的顺序等是一例，并非旨在限定本公开。另外，关于以下的实施方式中的构成要素中的、未记载在表示最上位概念的独立权利要求书中的构成要素，作为任意的构成要素进行说明。

(实施方式1)

图1是表示实施方式1的摄像装置100的结构例的框图。如该图所示，摄像装置100例如是相机或相机模块，具备光学系统900、固体摄像装置1000。

光学系统900具备透镜901和机械快门902。透镜901对来自被摄体的光(例如可见光)进行聚光，在固体摄像装置1000的像素阵列部102上形成图像影像。机械快门902位于透镜901和固体摄像装置1000之间的光路上，控制被引导到像素阵列部102上的光的量。

固体摄像装置1000具备像素阵列部102、行扫描电路930、ad转换电路109、数据传送电路110、时钟生成部120以及图像信号处理部1001。

图像信号处理部1001对数据传送电路110输出的数字的输出数据output进行各种信号处理(图像处理)。

为了以行为单位读出来自像素部101的信号，行扫描电路930以行为单位扫描多个像素部101。

像素阵列部102包括以矩阵状配置的多个像素部101。在此，像素部101具有包含进行光电转换的光电转换元件的受光部。例如，光电转换元件是由光电二极管或光电栅等光感应元件、由非晶硅构成的光电转换膜或有机光电转换膜。根据需要，像素部101还具有用于读出通过光电转换产生的信号的器件和用于进行初始化动作的器件。

时钟生成部120生成时钟信号(基准时钟信号)，并将该时钟信号供给至二进制计数器104、列a/d转换电路106、定时生成电路340、以及列扫描电路300。

图2是表示ad转换电路109的结构例的图。

ad转换电路109具备二进制计数器104、d/a转换电路(以下省略为dac)105、多个列a/d转换电路106以及多个计数器-锁存器间数据传送总线wbus(wbus_1…wbus_x)。

列a/d转换电路106针对像素部101的1/2列、1列或多个列设置，将从对应的像素部101输出的模拟信号转换为数字信号，并保持该数字信号。在图1～图3中，多个列a/d转换电路106与像素阵列部102内的垂直信号线v1…vx一对一地对应。即，设置有x个列a/d转换电路106。

各列a/d转换电路106具有将模拟信号转换为n比特的数字信号的功能。列a/d转换电路106具有n比特的计数器电路208。计数器电路208具有n个1比特的计数器108，构成n比特计数器。

dac105根据从二进制计数器104输入的二进制值生成模拟斜坡电压(三角波)。该模拟斜坡电压被输入到列a/d转换电路106内的比较器107。

各列a/d转换电路106具备比较器107以及计数器电路208。

比较器107对由dac105生成的模拟斜坡电压和按照每个行线h1…hy从像素部101经由垂直信号线v1…vx得到的像素信号中的、对应的列的像素信号进行比较。

列a/d转换电路106所包含的n比特的计数器电路208按照每个像素部101对到垂直信号线的电压值与模拟斜坡电压一致为止的比较时间进行计数(计数动作)。该计数值是n比特的像素数据。

图3是表示数据传送电路110的结构例的图。

数据传送电路110具备多个读出电路200、定时生成电路340和列扫描电路300。

多个读出电路200被设置为与像素数据的比特数相同的数量。该图的数据传送电路110具备n个读出电路200。n个读出电路200输出n比特像素数据。将构成n比特像素数据的比特记述为output_1～output_n。各读出电路200与像素部101的水平方向的配置个数x个对应地具备x个锁存驱动器电路209、预充电电路215、感测放大器210、选择器电路112、触发器111、以及输出缓冲器113。图3所示的n个读出电路200构成为能够在选择器电路112中选择对n比特像素数据进行正转输出(即非反转输出)还是反转输出。通过该选择，例如，能够减少连续地输出相同值的像素数据的情况，另外，例如能够缓和比特变化大的像素数据的连续输出。

在图3中，锁存驱动器电路209的数量为x×n个。即，在行方向上排列有x个，在列方向上排列有n个锁存驱动器电路209。各锁存驱动器电路209包含锁存电路213及驱动器电路214。驱动器电路214与锁存电路213、以及读取位线rbl和nrbl连接。

在列方向上排列n个的锁存电路213锁存与图2中的计数器电路208对应的n比特的像素数据。在按每列设置的计数器电路208的计数动作完成后，计数器电路208内的n比特的计数值作为像素数据通过计数器-锁存器间数据传送总线wbus，传送到数据传送电路110内的锁存电路213。结果，x个n比特像素数据经由计数器-锁存器间数据传送总线wbus_1～wbus_x存储在x个×n个锁存电路213中。

配置于各列的n个驱动器电路214通过读取字线rwl1…rwlx而被选择。所选择的列的n个驱动器电路214将保持于对应的n个锁存电路213的n比特的数字信号作为具有比锁存电路213的输出小的振幅的信号输出到n对读取位线对。各读取位线对由读取位线rbl和读取位线nrbl组成。这样，当选择了读取字线rwl1…rwlx中的任一个时，与该选择出的读取字线连接的n个锁存驱动器电路209内的锁存电路213所保持的n比特像素数据被传递至n对读取位线rbl和nrbl。

时钟信号clk从时钟生成部120供给至列扫描电路300和定时生成电路340。

列扫描电路300生成依次选择读取字线rwl1…rwlx的脉冲信号。

定时生成电路340生成用于驱动与感测放大器210连接的感测放大器使能信号线的脉冲信号(感测放大器使能信号sae)、用于对与预充电电路215连接的读取位线rbl、nrbl进行预充电的脉冲信号(预充电信号npcg)以及与选择器电路112连接的时钟clk的2倍周期即时钟clk2。

n个感测放大器210放大从n对读取位线rbl和nrbl传递的信号，从而将该信号转换为通常的数字信号。所得到的数字信号经由选择器电路112输入到触发器111，经由触发器111从输出缓冲器113输出。

n个选择器电路112选择将来自n个感测放大器210的n比特像素数据进行正转输出还是反转输出。各选择器电路112具有正转输入端子、反转输入端子、输出端子以及控制端子。从对应的感测放大器向正转输入端子输入n比特像素数据中的1比特数据。从对应的感测放大器还向反转输入端子输入n比特像素数据中的1比特数据。输入到反转输入端子的1比特数据被反转。在本实施方式中，向选择器电路112的控制端子输入时钟信号clk2作为选择控制信号。各选择器电路112在选择控制信号为低电平时，将输入到正转输入端子的1比特数据输出即进行正转输出，在高电平时，输出将输入到反转输入端子的1比特数据反转后的数据即进行反转输出。在图3中，由于选择控制信号是时钟信号clk2，因此，按每一列切换正转输出和反转输出。选择器电路112例如在奇数列中进行正转输出，在偶数列中进行反转输出。

接着，关于数据传送电路110，使用图1～3的电路图和图4的波形图进行说明。

以下，以在与图3的各列对应的n个锁存电路213中保持有从对应的n个计数器108传送来的n比特像素数据为前提进行说明。

由列扫描电路300和定时生成电路340生成的感测放大器使能信号sae被输入到n个感测放大器210。在感测放大器使能信号sae被激活为h(高)电平的情况下，各感测放大器210将读取位线rbl和nrbl之间的微小电位差放大并转换为数字信号，并且将得到的信号输出到感测放大器输出信号saout。

n个感测放大器210的感测放大器输出saout被输入到n个选择器电路112。各选择器电路112的选择控制信号如前所述，将读出循环的2倍周期的时钟信号(clk2)设为输入。各选择器电路112的输出与触发器111的输入端子连接。从触发器111经由输出缓冲器113输出的信号作为输出数据output_k被输出。这里，k是从1到n的整数。

由列扫描电路300和定时生成电路340生成的预充电信号npcg被输入到n个预充电电路215。预充电电路215在预充电信号npcg被激活为l(低)电平的情况下将读取位线rbl和nrbl预充电至h电平。

图4是具体表示图1～图3所示的数据传送电路110的动作例的时序图。为了容易理解本公开，在时钟信号clk上记载了1至10的循环名。在图4中，横轴表示时间轴。另外，时钟信号clk是用作固体摄像装置1000的动作的基准的时钟信号。时钟信号clk2具有时钟信号clk的2倍的周期。感测放大器使能信号sae是在高电平时使n个感测放大器210的输出能够进行的信号。预充电信号npcg是在低电平时用于使n个预充电电路215将n对读取位线rbl和nrbl预充电至规定电位的信号。读取字线rwl1～rml9是选择第1列～第9列的列的信号，由列扫描电路300进行扫描。示出了x条读取字线rwl1～rwlx中的9条。一对读取位线rbl和nrbl仅示出了n对读取位线rbl和nrbl中的一个作为代表。data1～data10表示感测放大器210的数据输出变化的定时。感测放大器输出信号saout表示n个输出缓冲器16中的任一个输出缓冲器16的输出信号。输出数据output表示n条输出信号output_1～output_n中的任一个。

另外，在以下的说明中，着眼于n比特的像素数据中的输出数据output_1(最下位比特)来进行说明。

在图4中，在与x个锁存电路213(例如对应于输出数据output_1)中的读取字线rwl1、2、3、4、9、10对应的存储节点sn保持有l电平，在存储节点nsn保持有h电平。在该情况下，对应的感测放大器输出saout变为l。

此外，在对应于读取字线rwl5、6、7、8的锁存电路213的存储节点sn中保持有h电平，在存储节点nsn中保持有l电平。在该情况下，对应的感测放大器输出saout变为h。

在图4的循环1之前，为了初始化列扫描电路300的内部，预先激活复位信号rst。此外，预充电信号npcg处于l电平，并且读取位线rbl和nrbl均被预充电到预定电位(例如电源电位)。

列扫描电路300是进行按时钟clk的每个循环使读取字线rwl1…rwlx逐个依次设为h电平的扫描的电路，在时钟clk的每个h期间依次激活rwl1…rwlx。该扫描通过复位信号rst被复位，一旦复位，则读取字线的激活的顺序被依次重新设定为rwl1、rwl2…rwlx。另外，定时生成电路340在时钟的下降沿将感测放大器使能信号sae设为h电平，经过一定期间变为l电平。另外，是在sae转变为l电平的定时，预充电信号npcg变为l电平，在时钟clk的上升沿转变为h电平的电路。

在循环1中，如前所述，从列扫描电路300输出的读取字线rwl1在时钟clk的h期间被激活为h电平，在时钟clk的下降沿成为l电平。当rwl1被激活为h时，与对应于rwl1的n个锁存驱动器电路209内的最下位比特对应的驱动器电路214根据锁存电路213的值对一对读取位线rbl和nrbl中的任一方的电荷进行放电。在此，由于作为与rwl1对应的锁存电路213内的数据的存储节点sn存储有l，因此读取位线rbl转变为l电平。另一方面，nrbl保持h电平。

在循环1的时钟clk的下降沿，感测放大器使能信号sae被激活为h，从而与读取位线rbl和nrbl的电位状态相应的信号被输出到感测放大器输出saout。在循环1中，rbl转变为l电平，nrbl保持h电平，因此输出信号saout变为l电平。

在循环1中，由于时钟clk2是l电平，所以选择器电路112选择正转输出。即，选择器电路112将与感测放大器输出saout相同极性的1比特数据输出到触发器111。

在感测放大器使能信号sae的h期间经过一定时间后，预充电信号npcg变为l电平，由此对读取位线rbl/nrbl进行预充电，并设置于循环2的动作中。此时，感测放大器输出saout的输出电平的l电平被保持。

在循环2的clk的上升沿，在循环1中从锁存驱动器电路209所读出的信号通过触发器111和输出缓冲器113作为输出数据output_1输出l电平。

在循环2中，在循环1之后从列扫描电路输出的读取字线rwl2在时钟clk的h期间被激活为h电平，在时钟clk的下降沿成为l电平。当rwl2被激活为h时，与rwl2对应的锁存驱动器电路209内的驱动器电路214根据锁存电路213的值对读取位线的电荷进行放电。在此，由于作为与rwl2对应的锁存电路213内的数据的存储节点sn存储有l，读取位线rbl转变为l电平。另一方面，nrbl保持h电平。

在循环3的时钟clk的下降沿，感测放大器使能信号sae被激活为h，从而与读取位线的电位状态相应的信号被输出到感测放大器输出saout。在循环2中，rbl转变为l电平，nrbl保持h电平，因此向感测放大器输出saout输出l电平。

在循环2中，由于时钟clk2是h电平，所以与感测放大器输出saout相反极性的数据被输入到触发器111。

在感测放大器使能信号sae的h期间经过一定时间后，预充电信号npcg变为l电平，由此对读取位线rbl/nrbl进行预充电，并设置于循环3的动作中。此时，感测放大器输出saout的输出电平的l电平被保持。

在循环3的clk的上升沿，在循环2中从锁存驱动器电路209读出的信号通过触发器111和输出缓冲器113作为输出数据output_1输出h电平。

以下循环3中的动作与循环1相同，循环4进行与循环2相同的动作。

在循环5中，如上所述，从列扫描电路输出的读取字线rwl5在时钟clk的h期间被激活为h电平，在时钟clk的下降沿成为l电平。当rwl5被激活为h时，与rwl5对应的锁存驱动器电路209内的驱动器电路214根据锁存电路213的值对读取位线的电荷进行放电。在此，由于作为与rwl5对应的锁存电路213内的数据的存储节点sn存储有h，因此读取位线nrbl转变为l电平。另一方面，rbl保持h电平。

在循环6的时钟clk的下降沿，感测放大器使能信号sae被激活为h，从而与读取位线的电位状态相应的信号被输出到感测放大器输出saout。在循环5中，nrbl转变为l电平，rbl保持h电平，因此向感测放大器输出saout输出h电平。

在循环5中，由于时钟clk2是l电平，所以与感测放大器输出saout相同极性的数据被输入到触发器111。

在感测放大器使能信号sae的h期间经过一定时间后，预充电信号npcg变为l电平，由此对读取位线rbl/nrbl进行预充电，设置于循环6的动作中。此时，感测放大器输出saout的输出电平的h电平被保持。

在循环6的clk的上升沿，在循环5中从锁存驱动器电路209读出的信号通过触发器111和输出缓冲器113作为输出数据output_1输出h电平。

在循环6中，接着循环5从列扫描电路输出的读取字线rwl6在时钟clk的h期间被激活为h电平，在时钟clk的下降沿成为l电平。当rwl6被激活为h时，与rwl6对应的锁存驱动器电路209内的驱动器电路214根据锁存电路213的值对读取位线的电荷进行放电。在此，由于作为与rwl6对应的锁存电路213内的数据的存储节点sn存储有h，因此读取位线nrbl转变为l电平。另一方面，rbl保持h电平。

在循环7的时钟clk的下降沿，感测放大器使能信号sae被激活为h，从而与读取位线的电位状态相应的信号被输出到感测放大器输出saout。在循环6中nrbl转变为l电平，rbl保持h电平，因此向感测放大器输出saout输出h电平。

在循环6中，因为时钟clk2是h电平，所以与感测放大器输出saout相反极性的数据被输入到触发器111。

在感测放大器使能信号sae的h期间经过一定时间后，预充电信号npcg变为l电平，由此对读取位线rbl/nrbl进行预充电，设置于循环7的动作中。此时，感测放大器输出saout的输出电平的h电平被保持。

在循环7的clk的上升沿，在循环6中从锁存驱动器电路209读出的信号通过触发器111和输出缓冲器113作为输出数据output_1输出l电平。

以下循环7中的动作与循环5相同，循环8进行与循环6相同的动作。

另外，循环9中的动作与循环1、3相同，循环10进行与循环2、4相同的动作。

之后，重复循环x+1次与像素数据相应的读出，直到读出与rwlx对应的像素数据。

在本实施方式中，将与奇数循环对应的像素数据作为正转数据从触发器111读出，将与偶数循环对应的像素数据作为反转数据读出。图像信号处理部1001按每循环进行数据的正转、反转，在偶数循环中进一步在反转了数据之后进行各种图像处理。

如上所述，在该实施方式中，在与读取字线rwl1、2、3、4、9、10对应的锁存驱动器电路209中存储相同的数据，即使在对应于读取字线rwl5、6、7、8的所有锁存驱动器电路209中存储有与存储在对应于读取字线rwl1的锁存电路驱动器209中的数据相反的数据的情况下，触发器也能够使转变状态增加。

如前所述，在现有的固体摄像装置中，在不消耗电流的状态持续后，多个循环中的平均电流消耗的变动大，产生电源噪声。在该实施例中，在相同数据持续的情况下，通过增加触发器111的活性率，能够抑制多个循环中的平均消耗电流的变动，因此能够进行画质的提高。

如以上说明的那样，本实施方式中的固体摄像装置具备：锁存电路213，保持构成像素数据的1比特的数字信号；驱动器电路214，将保持于所述锁存电路213的所述数字信号向读取位线对(rbl、nrbl)输出；感测放大器210，与所述读取位线对(rbl、nrbl)连接；以及选择器电路112，选择从所述感测放大器210输出的所述数字信号是进行正转输出还是反转输出。

根据该结构，在相同的像素数据持续的情况下，也能够抑制连续的像素数据间的比特变化，抑制基于数据传送的平均的消耗电流的变动。由此，能够抑制噪声的产生而抑制画质劣化。

另外，本实施方式中的固体摄像装置具备：像素阵列部102，以矩阵状配置进行光电转换的多个像素部101；ad转换部109，将来自多个像素部101的每列模拟信号转换为数字信号；多个锁存电路213，按保持数字信号的每列配置；多个驱动器电路214，按每列依次输出由多个锁存电路213保持的数字信号；多个读取位线对rbl、nrbl，与多个驱动器电路214连接；多个感测放大器210，与多个读取位线对rbl、nrbl连接；以及多个选择器电路112，选择从多个感测放大器210依次输出的数字信号按每列进行正转输出还是反转输出。

根据该结构，在相同的像素数据持续的情况下，也能够抑制连续的像素数据间的比特变化，能够抑制由数据传送引起的平均的消耗电流的变动，由此，能够抑制噪声的产生而抑制画质劣化。

在此，ad转换部109将模拟信号转换为n(n为2以上的整数)比特的数字信号，多个锁存电路213按每列配置有n个，多个驱动器电路214在每列配置有n个，多个读取位线对配置有n个，多个读取位线对分别连接沿行方向排列的驱动器电路214，多个感测放大器210配置有n个，多个选择器电路112也可以配置n个。

根据该结构，在n比特的像素数据的传送时，能够抑制噪声的产生而抑制画质劣化。

在此，多个选择器电路112也可以将具有动作时钟信号的k(k为2以上的整数)倍的周期的时钟信号作为选择控制信号而输入。

根据该结构，能够按每k列切换正转输出和反转输出。换言之，能够重复如下动作：连续地对连续的k列的像素数据进行正转输出，之后，对连续的k列的像素数据进行反转输出。通过选择正转输出和反转输出，能够对输出数据赋予变化，能够抑制在相同的像素数据刚连续之后产生的大的噪声。

在此，固体摄像装置也可以具备多个输出缓冲器113和信号处理部，所述多个输出缓冲器113输出从多个选择器电路112输出的数字信号，所述信号处理部用于对来自多个输出缓冲器113的信号进行数字处理。

此外，本结构不仅能够应用于固体摄像装置，还能够应用于依次进行读出的半导体存储装置中的读出的低噪声化。

(实施方式2)

以下，参照附图，关于实施方式2的固体摄像装置的结构以及动作，以与实施方式1的不同点为中心进行说明。

图5是表示实施方式2的摄像装置100b的结构的框图。如该图所示，摄像装置100b具备光学系统900、固体摄像装置1000b，例如是相机或相机模块。

固体摄像装置1000b具备像素阵列部102、行扫描电路930、ad转换电路109、数据传送电路140、时钟生成部120以及图像信号处理部1001b。

数据传送电路140是输出输出数据output及反转识别信号flipout的模块。

图像信号处理部1001b是对数据传送电路输出的数字的输出数据output及反转识别信号flipout进行各种信号处理(图像处理)的模块。

这些数据传送电路140、图像信号处理部1001以外的结构与实施方式1所示的摄像装置100相同。

图6是详细表示本公开的实施方式2的数据传送电路140的结构例的电路图。

图6的数据传送电路140表示图5的数据传送电路140的细节，如图1所示，在水平方向上配置有x个像素，与此对应，图6所示的数据传送电路140由读出电路201、多数表决检测电路500、定时生成电路341以及列扫描电路300构成，该读出电路201在水平方向上具备x个锁存驱动器电路209，并具有预充电电路215、感测放大器210、选择器电路112、触发器115、116、117、输出缓冲器113以及一致检测电路206。

在前面的实施方式1所示的图3所包括的感测放大器210、预充电电路215、锁存驱动器电路209、以及列扫描电路300相同。

另外，在图6中，定时生成电路341是从图3的定时生成电路340省略了时钟clk2的输出的结构。

一致检测电路206以来自感测放大器210的输出为输入，由多个触发器ff115、116、117、异或电路400和选择器电路112构成，2个触发器ff115、116被级联连接。触发器116的输出与选择器电路112的输入连接。

异或电路400作为比较电路而动作，所述比较电路对作为从感测放大器210依次输出的数字信号的第1数字信号与在下一循环中输出的第2数字信号进行比较。比较结果作为表示是否一致的异或信号exorout而输出。具体而言，异或电路400将选择器电路112的输出以及触发器115的输出作为输入，输出异或信号exorout。该异或电路400的输出与多数表决检测电路500的输入连接，多数表决检测电路500的输出与选择器电路112的选择信号连接。选择器电路112的输出与触发器117的输入连接，与输出缓冲器113的输入连接。

另外，数据传送电路140由5个读出电路201构成。

异或电路400是具有inpre和inpost这2个输入，输出是exorout的电路。在inpre和inpost为不同的输入电平(h电平或l电平)的情况下，输出h电平作为exorout。

另外，在图6中，对异或电路400的inpre、inpost，对exorout，按照具有的5个读出电路201的每一个分别附加1～5的后缀。

多数表决检测电路500将从读出电路201输出的异或输出exorout_1…exorout_5、复位信号rstin、时钟clk、感测放大器使能信号sae作为输入，在exorout_1～5的h电平的总数为3(汉明距离3)以上的情况下，向选择控制信号selout输出h，在exorout_1～5的h电平的总数为2(汉明距离2)以下的情况下，向选择控制信号selout输出l。

图7a是详细表示多数表决检测电路500的结构例的电路图。另外，图7b是表示异或电路400的结构例的电路图。

此外，在图7a中，与图6同样地对异或电路400的inpre、inpost，对exorout，按照具有的5个读出电路201的每一个分别附加1～5的后缀。

多数表决检测电路500由感测放大器211、5个一致检测驱动器510、上拉电路520、以及触发器118、119构成。在检测节点(miss)、检测节点(hit)连接有上拉电路520，5个一致检测驱动器与感测放大器211连接。检测节点(miss)、检测节点(hit)的电位状态由exorout_1…exorout_5的信号状态决定，存在5比特的exorout_1…exorout_5的h电平为3以上的情况下，检测节点(hit)的电位低于检测节点(miss)的电位，在h电平为2以下的情况下，检测节点(miss)的电位低于检测节点(hit)的电位。

后级的感测放大器211对该检测节点(hit)与检测节点(miss)的电位关系进行放大并输出到flip_i。输出的flip_i经由级联连接的2个触发器118、119输出反转识别信号flipout。

触发器118、119分别在时钟clk的上升沿更新数据。

关于该数据传送电路140，使用图6、图7a、图7b的电路图、图8、图9、图10的状态表波形以及图11的波形图进行说明。

此外，在本实施方式中也与之前的实施方式同样地，省略与从计数器电路208向锁存电路213的像素数据的写入相关的图以及记载，以在锁存电路213中保持有后述的像素数据为前提进行说明。

图8是表示对应于各rwl1、2、3、4、5、6的像素数据例的图。该像素数据例表示分别对应于上述各rwl1～6的n(在本实施方式中为n＝5)个锁存电路213内的存储节点sn的状态。

数据为5比特的数据，对应于rwl1的5个锁存电路213的数据与data1对应地全部为l电平，对应于rwl2的5个锁存电路213的数据与data2对应地全部为h电平。以下，设为在rwl3、4、5、6中存储有图8所示的data3、4、5、6的数据。

图11是具体表示图5、图6所示的数据传送电路140的动作例的时序图。为了容易理解本公开，在时钟信号clk上记载了从1到7的循环名。

在循环1之前，为了初始化列扫描电路300的内部，预先激活复位信号rst。另外，预充电信号npcg为l电平，读取位线rbl、nrbl预充电至电源电位。

与读出相关的列扫描电路300的动作与实施方式1相同。另外，定时生成电路341输出的感测放大器使能信号sae、预充电信号npcg的动作也与实施方式1的定时生成电路340相同。

此外，省略列扫描电路300、定时生成电路341的电路的细节。

一致检测电路206的触发器ff115、116、117在clk的上升沿取入数据，输出在下一个clk的上升沿输入的数据。

在循环1中，如图8所示，像素数据全部为l，因此，如图11所示，从时钟的下降沿到下一循环的时钟clk的下降沿为止，从感测放大器输出saout_1……saout_5输出l电平的信号(data1)。

在循环2的clk的上升沿处，如图11所示，将在前一循环中从感测放大器输出所读出的data1经由触发器115输出到inpre，并在循环2的期间被保持。

另外，在循环2中，如图8所示，像素数据全部为h，因此从时钟的下降沿到下一循环的时钟clk的下降沿为止，从感测放大器输出saout_1……saout_5输出h电平的信号(data2)。

在循环3的clk的上升沿处，如图11所示，将在前一循环中从感测放大器输出所读出的data2经由触发器115输出到inpre，在循环3的期间被保持。

另外，在循环3的clk的上升沿处，将在前一循环中从触发器115输出所读出的data1经由触发器116和选择器电路112输出到inpost，在循环3的期间被保持。

此时，选择器电路112的选择控制信号selout，由于从外部向多数表决检测电路500供给的复位信号rstin在遍及循环1、2、3中被激活，因此直到循环1～3为止输出l电平。

另外，在循环3中，如图8所示，由于像素数据为data<5：1>，是01011，所以从时钟的下降沿到循环3的时钟的下降沿为止，作为感测放大器输出的saout_1输出h，saout_2输出h，saout_3输出l，saout_4输出h，saout_5输出l(data3)。

在循环3中，如前所述，异或电路400输出data1和data2各自的比特的异或结果。由于data1和data2处于5比特全部反转了的状态，所以异或exorout_1…exorout_5全部输出h电平。

此时，多数表决检测电路500如图7所示，在时钟clk的h期间，多数表决检测电路500内的一致检测驱动器510的nch晶体管对501、502中的与hit节点连接的nch晶体管对502成为和地线导通状态，hit节点的电位降低。

当感测放大器使能信号sae在循环3的时钟clk的下降沿上升时，感测放大器的hit节点的电位低于miss节点的电位，因此与感测放大器连接的da_hit的电位转变为l电平。

因此，反转标志flip_i的电位转变为h电平，并且反转标志flip_i的输出被保持到下一循环的感测放大器使能信号sae的上升沿。

在循环4的时钟的上升沿处，在前一循环期间中保持在inpost中的data1经由触发器117和输出缓冲器113被输出到输出数据output_1～5，在该循环期间中被保持。

另外，在循环4中，在前一循环中输出的反转标志flip_i的h电平在clk的上升沿作为h电平输出到选择控制信号selout，在该循环期间中被保持。

在循环4的clk的上升沿处，如图11所示，将在前一循环中从感测放大器输出所读出的data3经由触发器115输出到inpre，在循环4的期间被保持。

另外，在循环4的clk的上升沿处，将在前一循环中从触发器115输出所读出的data2经由触发器116和选择器电路112输出到inpost，在循环4的期间被保持。

此时，在前一循环中输出的反转标志flip_i的h电平在clk的上升沿作为h电平输出到选择控制信号selout，在该循环期间中被保持，因此选择器电路112输出触发器116的反转信号。即，向inpost输出data2的反转信号。

在该循环中，向异或电路400的输入输入输出到inpost的data2的反转信号和输出到inpre的data3的信号这2种信号，分别对每个比特进行一致/不一致的检测。此时exorout<5：1>成为01011。

此时，多数表决检测电路500如图7所示，在时钟clk的h期间，多数表决检测电路500内的一致检测驱动器510的nch晶体管对501、502中的与miss节点连接的nch晶体管对501有2个成为与地线导通的状态，与hit节点连接的nch晶体管对有3个成为与地线导通的状态。

在该情况下，miss/hit双方的节点的电位降低，但与地线导通的nch晶体管对数量多的hit节点的电位低于miss节点的电位。

当感测放大器使能信号sae在循环4的时钟clk的下降沿上升时，感测放大器的hit节点的电位低于miss节点的电位，因此与感测放大器连接的da_hit的电位转变为l电平。

因此，反转标志flip_i的电位转变为h电平，并且反转标志flip_i的输出保持到下一循环的感测放大器使能信号sae的上升沿。

在循环5的时钟clk的上升沿处，在前一循环期间中保持在inpost中的data2的反转信号经由触发器117和输出缓冲器113被输出到输出数据output_1～5，在该循环期间中被保持。

另外，在循环5的时钟clk上升沿处，在前一循环中保持的选择控制信号selout的h电平输出经由触发器119作为h电平被输出，在该循环期间中被保持。

另外，在循环5中，在前一循环中输出的反转标志flip_i的h电平在clk的上升沿作为h电平输出到选择控制信号selout，在该循环期间中被保持。

在循环5的clk的上升沿处，如图11所示，将在前一循环中从感测放大器输出所读出的data4经由触发器115输出到inpre，在循环5的期间被保持。

另外，在循环5的clk的上升沿中，将在前一循环中从触发器115输出所读出的data3经由触发器116和选择器电路112输出到inpost，在循环5的期间被保持。

此时，在前一循环中所输出的反转标志flip_i的h电平在clk的上升沿作为h电平输出到选择控制信号selout，在该循环期间中被保持，因此选择器电路112输出触发器116的反转信号。即，向inpost输出data3的反转信号。

在该循环中，向异或电路400的输入输入输出到inpost的data3的反转信号和输出到inpre的data4的信号这2种信号，分别对每个比特进行一致/不一致的检测。此时exorout<5：1>成为10000。

此时，多数表决检测电路500如图7所示，在时钟clk的h期间，多数表决检测电路500内的一致检测驱动器510的nch晶体管对501、502中的与miss节点连接的nch晶体管对501有4个成为与地线导通的状态，与hit节点连接的nch晶体管对有1个成为与地线导通的状态。

在该情况下，miss/hit双方的节点的电位降低，但与地线导通的nch晶体管对数量多的miss节点的电位低于hit节点的电位。

当感测放大器使能信号sae在循环5的时钟clk的下降沿上升时，感测放大器的miss节点的电位低于hit节点的电位，因此与感测放大器连接的da_hit的电位转变为h电平。

因此，反转标志flip_i的电位转变为l电平，并且反转标志flip_i的输出保持到下一循环的感测放大器使能信号sae的上升沿。

在循环6的时钟的上升沿处，在前一循环期间中保持在inpost中的data3的反转信号经由触发器117和输出缓冲器113输出到输出数据output_1～5，在该循环期间中被保持。

另外，在循环6的时钟clk的上升沿处，在前一循环中保持的选择控制信号selout的h电平输出经由触发器119作为h电平被输出，在该循环期间中被保持。

另外，在循环6中，在前一循环中输出的反转标志flip_i的l电平在clk的上升沿作为l电平输出到选择控制信号selout，在该循环期间中被保持。

在循环6的clk的上升沿处，如图11所示，在前一循环中从感测放大器输出所读出的data5经由触发器115输出到inpre，在循环6的期间被保持。

另外，在循环6的clk的上升沿处，将在前一循环中从触发器115输出所读出的data4经由触发器116和选择器电路112输出到inpost，在循环6的期间被保持。

此时，在前一循环中输出的反转标志flip_i的l电平在clk的上升沿作为l电平输出到选择控制信号selout，在该循环期间中被保持，因此选择器电路112直接输出触发器116的信号。即，向inpost输出data4的信号。

在该循环中，向异或电路400的输入输入输出到inpost的data4的信号和输出到inpre的data5的信号这2种信号，分别对每个比特进行一致/不一致的检测。此时exorout<5：1>成为11000。

此时，多数表决检测电路500如图7所示，在时钟clk的h期间，多数表决检测电路500内的一致检测驱动器510的nch晶体管对501、502中的与miss节点连接的nch晶体管对501有3个成为与地线导通的状态，与hit节点连接的nch晶体管对有2个成为与地线导通的状态。

在该情况下，miss/hit双方的节点的电位降低，但与地线导通的nch晶体管对数量多的miss节点的电位低于hit节点的电位。

当感测放大器使能信号sae在循环6的时钟clk的下降沿上升时，感测放大器的miss节点的电位低于hit节点的电位，因此与感测放大器连接的da_hit的电位转变为h电平。

因此，反转标志flip_i的电位转变为l电平，并且反转标志flip_i的输出保持到下一循环的感测放大器使能信号sae的上升沿。

在循环7的时钟的上升沿处，在前一循环期间中保持在inpost的data4的信号经由触发器117和输出缓冲器113被输出到输出数据output_1～5，在该循环期间中被保持。

另外，在循环7的时钟clk的上升沿处，在前一循环中保持的选择控制信号selout的l电平输出经由触发器119作为l电平被输出，在该循环期间中被保持。

另外，在循环7中，在前一循环中输出的反转标志flip_i的l电平在clk的上升沿作为l电平输出到选择控制信号selout，在该循环期间中被保持。

在循环7的clk的上升沿处，如图11所示，将在前一循环中从感测放大器输出所读出的data6经由触发器115输出到inpre，在循环7的期间被保持。

另外，在循环7的clk的上升沿处，将在前一循环中从触发器115输出所读出的data5经由触发器116和选择器电路112输出到inpost，在循环7的期间被保持。

此时，在前一循环中输出的反转标志flip_i的l电平在clk的上升沿作为l电平输出到选择控制信号selout，在该循环期间中被保持，因此选择器电路112直接输出触发器116的信号。即，向inpost输出data5的信号。

在该循环中，向异或电路400的输入输入输出到inpost的data5的信号和输出到inpre的data6的信号这2种信号，分别对每个比特进行一致/不一致的检测。此时exorout<5：1>成为00100。

此时，多数表决检测电路500如图7所示，在时钟clk的h期间，多数表决检测电路500内的一致检测驱动器510的nch晶体管对501、502中的与miss节点连接的nch晶体管对501有4个成为与地线导通的状态，与hit节点连接的nch晶体管对有1个成为与地线导通的状态。

在该情况下，miss/hit双方的节点的电位降低，但与地线导通的nch晶体管对数量多的miss节点的电位低于hit节点的电位。

当感测放大器使能信号sae在循环6的时钟clk的下降沿上升时，感测放大器的miss节点的电位低于hit节点的电位，因此与感测放大器连接的da_hit的电位转变为h电平。

因此，反转标志flip_i的电位转变为l电平，并且反转标志flip_i的输出保持到下一循环的感测放大器使能信号sae的上升沿。

以后，经过循环8…x+3循环进行x列的像素数据的读出。

图9是表示实施方式2的循环3～7中的异或电路的输入状态以及反转标志的输出状态的图。在图9中，作为输入状态，示出了从循环3到循环7的inpre的数据和inpost的数据。

在循环3中，由于输入到异或输入inpost的data1和异或输入inpre的data2的5比特的所有比特都不同，因此，汉明距离为5，多数表决检测电路500在该循环中，向flip_i输出h电平。

在循环4中，在前一循环中flip_i输出h电平，因此多数表决检测电路500成为将异或输入inpost的data2的反转和异或输入inpre的data3进行比较。5比特数据的汉明距离为3，多数表决检测电路500在该循环中，向flip_i输出h电平。

在循环5中，在前一循环中flip_i输出h电平，因此多数表决检测电路500比较异或输入inpost的data3的反转和异或输入inpre的data4。5比特数据的汉明距离为1，多数表决检测电路500在该循环中，向flip_i输出l电平。

在循环6中，在前一循环中flip_i输出l电平，因此多数表决检测电路500比较异或输入inpost的data4和异或输入inpre的data5。5比特数据的汉明距离为2，多数表决检测电路500在该循环中，向flip_i输出l电平。

在循环7中，在前一循环中flip_i输出l电平，因此多数表决检测电路500比较异或输入inpost的data5和异或输入inpre的data6。5比特数据的汉明距离为1，多数表决检测电路500在该循环中，向flip_i输出l电平。

图10是表示实施方式2的循环4～8中的数据传送电路140的输出状态的图。在该图中，示出了从循环4到循环8的数据传送电路140输出的输出数据output_<5：1>以及反转识别信号flipout的状态。

在循环4中，在输出数据output_<5：1>中，l电平与data1的数据一起作为flipout被输出。在循环5中，在输出数据output_<5：1>中，h电平与data2的反转数据一起作为flipout被输出。

在循环6中，在输出数据output_<5：1>中，h电平与data3的反转数据一起作为flipout被输出。

在循环7中，在输出数据output_<5：1>中，h电平与data4的数据一起作为flipout被输出。

在循环8中，在输出数据output_<5：1>中，h电平与data5的数据一起作为flipout被输出。

如以上那样，在本实施方式中，在具有5比特的像素数据的读出中，在下一循环的像素数据为汉明距离3以上的情况下将输出数据作为反转输出，由此能够减少从数据传送电路140输出的数据的转变概率。如图10所示，与像素对应的信号分别以等待时间(latency)3与flipout一起被输出。此时，可知在着眼于任意的输出数据output的情况下，与前后循环的输出数据output相比，汉明距离不在3以上。

另外，由于附加并输出反转识别信号flipout，所以在图像信号处理部中，通过参照flipout信号来判定传递到图像信号处理部的数据是正转数据还是反转数据，对本来的像素数据进行解码即可。

另外，在本实施方式中，为了说明而将数据的比特宽度设为5比特，但比特宽度并无限定。在具有比特宽度n的数据传送电路的情况下，由于能够将输出的数据的前后循环的最大汉明距离抑制为n/2以下，所以在比特宽度更大、从数据传送电路到图像信号处理部的配线负荷大的大尺寸传感器等中，对消耗电流和噪声的减少带来很大的效果。

如以上说明的那样，本实施方式中的固体摄像装置还具备比较电路(即异或电路400)，该比较电路对作为从感测放大器210依次输出的数字信号的第1数字信号与在下一循环中输出的第2数字信号进行比较，选择器电路112根据比较电路的比较结果选择进行反转输出还是正转输出。

根据该结构，即使在连续的第1数字信号和第2数字信号为不同的值的情况下，也能够在选择器电路112的输出中抑制比特变化，抑制基于数据传送的平均的消耗电流的变动。由此，能够抑制噪声的产生而抑制画质劣化。

另外，本实施方式中的固体摄像装置具备多个异或电路400和多数表决检测电路500，所述多个异或电路400将从多个感测放大器210依次输出的作为数字信号的第1像素数据与在下一循环中输出的第2像素数据按每个比特进行比较，所述多数表决检测电路500根据多个异或电路400的比较结果来检测基于不一致的数量的多数表决结果，多个选择器电路112根据多数表决结果选择进行反转输出还是正转输出。

根据该结构，通过抑制连续的像素数据间的比特变化，能够抑制由数据传送引起的平均消耗电流的变动，由此，能够抑制噪声的产生而抑制画质劣化。

在此，在多数表决结果为真的情况下，多个选择器电路112也可以将数字信号反转输出。

在此，在多数表决结果为假的情况下，多个选择器电路112也可以将数字信号正转输出。

在此，多数表决检测电路500也可以将表示多数表决结果的信号作为表示数字信号是进行了反转还是进行了正转的信号flipout，与数字信号同时输出。

根据该结构，通过表示数字信号是反转还是正转的信号，能够容易地进行确定数字信号的值的处理。

在此，也可以是，多数表决检测电路500具备：与多个异或电路400对应的多个一致检测驱动器电路510、经由第1电阻元件(521)被上拉至规定电位的第1配线(hit)、经由第2电阻元件(522)被上拉至规定电位的第2配线(miss)、以及与第1配线及第2配线连接的检测电路(即感测放大器211)，多个一致检测驱动器电路510分别在对应的异或电路400的比较结果表示不一致时，降低第1配线的电位，在对应的异或电路400的比较结果表示一致时，降低第2配线的电位，检测电路(即感测放大器211)在第1配线的电位低于第2配线的电位时，检测为多数表决结果为真，在第1配线的电位高于第2配线的电位时，检测出多数表决结果为假。

根据该结构，能够成为将多数表决结果作为第1配线及第2配线的电位差进行检测的简单的电路结构。

在此，也可以是，多个一致检测驱动器电路510分别具有在第1配线与地线之间垂直级联(cascode)连接的第1晶体管对502、以及在第2配线与地线之间垂直级联连接的第2晶体管对501，向构成第1晶体管对502的一方的晶体管26的栅极输入表示对应的异或电路400的比较结果的信号，向构成第2晶体管对501的一方的晶体管25的栅极输入将对应的异或电路400的比较结果反转后的信号。

根据该结构，能够由4个晶体管和1个反转电路构成一致检测驱动器电路。

此外，在本实施方式中，采用了对于像素的输出数据所具有的所有的比特宽度取多数表决的结构，但例如对于像素的n比特宽度的数据，通过分别对每个上位n/2比特、下位n/2比特的读出数据取多数表决而使各自的输出数据具有反转识别信号，能够进一步实现功率的最佳化。

(实施方式3)

以下，参照附图，对于实施方式3的固体摄像装置的结构及动作，以与实施方式1、2的不同点为中心进行说明。

图12是详细表示本公开的实施方式3的数据传送电路140的结构例的图。另外，图13a是详细表示实施方式3的多数表决检测电路550的结构例的电路图。图13b是表示图13a中的权重驱动器511的结构例的电路图。

与图6相比，图12的数据传送电路140主要不同之处在于，代替像素数据为5比特而成为n比特、代替多数表决检测电路500而具备多数表决检测电路550。以下，以不同点为中心进行说明。

多数表决检测电路550构成为，即使在n比特为偶数的情况下，在多数表决中也将成为半开的情况强制地变更为非对半的多数表决结果。

与图7a相比，图13a的多数表决检测电路550的不同之处在于，比特数为5至n、追加有权重驱动器511。

权重驱动器511是对不一致的数量或一致的数量进行加权的加权电路。在图13b的结构例中，权重驱动器511对不一致的数量进行加权。因此，权重驱动器511具备nch晶体管对503。nch晶体管对503在检测节点miss与地线之间垂直级联连接。向nch晶体管对503的各晶体管的栅极输入时钟信号clk。

这样，权重驱动器511在检测节点miss配置与一致检测驱动器510的nch晶体管对501或502相同的nch晶体管对503并与地线电平连接。

由该nch晶体管对503构成的权重驱动器511进行在时钟信号clk的h期间降低miss节点的电位的动作。

在实施方式2中，将像素数据作为具有5比特的宽度的奇数比特进行了说明。在像素数据为奇数比特的情况下，进行依次读出的像素数据的汉明距离无法取n/2。即，在像素是奇数比特的情况下，多数表决必定成立，因此不会成为对半的平局的多数表决结果。

然而，在像素数据为偶数比特(n)的情况下由于可能存在汉明距离n/2的情况，因此在进行依次像素读出的过程中，汉明距离n/2的情况无法决定多数表决(即成为半开)，在实施方式2的多数表决检测电路500中，会发生由于晶体管的偏差或温度条件、电压条件、噪声等干扰而缺乏稳定性的反转标志flip_i被输出，因此有可能导致消耗电力的增加。

与此相对，在实施方式3的多数表决检测电路550中，在汉明距离为n/2的情况下，miss节点与hit节点相比电位下降，因此反转标志flip_i作为l被输出，多数表决检测电路550能够输出稳定的反转标志flip_i，能够进行消耗电力、噪声的减少。

如以上说明的那样，在本实施方式的固体摄像装置中，多数表决检测电路500还具备对不一致的数量或一致的数量进行加权的加权电路(即权重驱动器511)。

根据该结构，能够避免多数表决的结果半开。即，能够避免不一致的数量和一致的数量成为相同数量。换言之，即使在n比特为偶数的情况下，也能够将在多数表决中成为半开的情形强制地变更为非半开的多数表决结果，使电路动作稳定。

此外，在图13b中，也可以是，nch晶体管对503不在检测节点miss与地线之间，而是在检测节点hit与地线之间垂直级联连接。这样，权重驱动器511能够在多数表决中对一致的数量进行加权。

另外，也可以具备多个权重驱动器511。由此，能够增大赋予权重的数量(比特数)。

产业上的可利用性

如以上说明的那样，本公开能够实现电源电压的低电压化以及画质特性的改善，在利用了mos固体摄像装置、有机膜固体摄像装置的车载监视用相机、广播用或电影制作用等专业用相机、数字静态相机、影片、公共监视相机、医疗用内窥镜相机等广泛的用途中是有用的。

附图标记说明

11、12、17、18、20、21、22pch晶体管

13、14、19、23、24、25、26、27、28、29、30nch晶体管

15逆变器

16输出缓冲器

100、100b摄像装置

101像素部

102像素阵列部

104二进制计数器

105dac

106列a/d转换电路

107比较器

108计数器

109ad转换电路

110、140数据传送电路

111、115、116、117、118、119触发器

112选择器电路

113输出缓冲器

120时钟生成部

200、201读出电路

206一致检测电路

208计数器电路

209锁存驱动器电路

210、211感测放大器

213锁存电路

214驱动器电路

215预充电电路

300列扫描电路

340、341定时生成电路

400异或电路

500、550多数表决检测电路

501、502、503nch晶体管对

510一致检测驱动器

511权重驱动器

520上拉电路

900光学系统

901透镜

902快门

930行扫描电路

1000、1000b固体摄像装置

1001图像信号处理部

wbus_1、wbus_2、wbus_x-1、wbus_x计数器-锁存器间数据传送总线

v1、vx垂直信号线

rwl1、rwlx读取字线

sae感测放大器使能信号

npcg预充电信号

output、output_1、output_5、output_n输出数据

selout选择控制信号

flipout反转识别信号

flip_i反转标志

rbl、nrbl读取位线

da、nda、da_hit、nda_hit感测放大器内检测节点

rst、rstin复位信号

clk、clk2时钟信号

saout_1、saout_5、saout_n感测放大器输出

sn、nsn存储节点

inpre_1、inpre、inpre_n异或输入

inpost_1、inpost、inpost_n异或输入

exorout_1、exorout_5、exorout_n异或输出

miss、miss检测节点