硬件实时模拟多通路多种类通信协议芯片系统、方法及介质与流程

本发明涉及芯片模拟技术领域，具体地，涉及硬件实时模拟多通路多种类通信协议芯片系统、方法及介质。

背景技术：

现有方案中，多为单种类通信协议控制器，大多基于arm或主机平台，无硬件支持，模拟结果与真实硬件平台结果相差较大，实时性及可靠性均相对较差，多为功能验证性质，而非真实模拟平台系统。

无硬件支持的芯片模拟多为上位机c程序编写，通过网络或其他接口与被测设备连接，并非真实硬件接入被测设备，模拟多为功能性验证，延迟较大，一般为毫秒级误差范围；

由硬件支持的芯片模拟系统可直接接入被测设备，可模拟真实情况下各种参数变化引起的传输情况，误差延迟<1us级别。

专利文献cn108156062a(申请号:201810198894.8)公开了一种兼容以太网和canfd在内的多种通信协议的网关控制器，其中包括外部通信模块、交换机模块、诊断模块、模拟电子单元模块、网关模块以及控制配置界面/触摸屏模块。但该专利主要基于以太网及can模拟网关控制器，而非直接模拟通信协议芯片功能。

专利文献cn101674243a(申请号:200910189991.1)公开了一种基于模拟通信芯片技术的报文转发方法,解决提供一套完整的处理和转发逻辑,将不同类型报文进行统一处理的技术问题,采用的技术方案是,所述专利文献是在目标板上设置统一转发报文用的专用处理单元,借助cpu将通信芯片允许接收的报文类型和该类型报文相关的通讯协议存入以上专用处理单元配套的专用存储单元,借助配套处理软件调用与通信芯片相同的转发处理逻辑和配置对转发报文进行处理,处理后将报文由专用处理单元返回至通信芯片进行端口输出处理,最后通信芯片将报文转发出去。该专利文献主要模拟通信芯片的报文转发，而非直接模拟通信协议芯片功能。

技术实现要素：

针对现有技术中的缺陷，本发明的目的是提供一种硬件实时模拟多通路多种类通信协议芯片系统、方法及介质。

根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片系统，包括：

系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；

fpga内部pl逻辑模块：完成协议芯片硬件加速；

fpga内部arm1模块：实现多协议芯片功能；

fpga内部arm0模块：实现与上位机交互，实现多协议芯片控制及数据交互；

上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。

优选地，所述系统交互模块支持与传统localbus总线标准进行交互，支持与千兆网络进行交互，支持与光纤、srio总线进行交互；

所述fpga内部pl逻辑模块包括：

与被测系统交互硬件模块组：通过ip方式实现链路层到mac层数据解析，完成与被测系统的数据交互；

并行可实时动态配置多sram/fifo模块组：模拟协议芯片寄存器及数据缓存；

高速acpdma通道模块：当所模拟芯片有信息需通知fpga内部arm进行处理时，通过高速acpdma通道进行传输，直接映射fpga内部arm中内存；

中断控制模块组：完成与被测系统及与fpga内部arm的中断处理。

优选地，所述系统交互硬件模块组包括：

以太网mac及phy核模块：实现以太网链路层到mac层数据解析；

光纤及srio接口的mac及phy核模块：实现srio链路层到mac层数据解析；

localbus总线滤波、采样、解析、传输核模块：实现传统并行总线数据解析；

所述并行可实时动态配置多sram/fifo模块组包括：

空间分配模块：在硬件fpga中开辟一块预设大小的空间blockram作为多模拟芯片寄存器及fifo存储器的存储空间；

模拟协议芯片寄存器模块：开辟预设数量的可动态配置并行sram存储器，统一由上位机进行配置、申请或销毁，各sram存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

模拟协议芯片数据空间模块：开辟预设数量的可动态配置并行fifo存储器，统一由上位机进行配置、申请或销毁，各fifo存储器经过环境缓存处理映射进blockram中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

所述中断控制模块组：

与被测系统的中断处理模块：传统中断方式、srio的门铃中断方式、srio的消息中断方式、千兆网络的自定义协议帧方式；

与fpga内部arm1的中断处理模块：采用fiq中断方式，确保所模拟芯片实时处理需求。

优选地，所述fpga内部arm1模块：

根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；

根据被测系统传输的数据，获取相应fifo存储器的数据并传输至上位机；

根据上位机传输的控制芯片指令，修改相应寄存器的信息；

根据上位机传输的数据，填写相应fifo存储器及对应寄存器的信息；

所述fpga内部arm1模块还包括：

acpdma通道监控模块：实时监控acpdma通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从fpga内部p逻辑的预设数量的sram存储器或fifo存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过fpga内部arm传输至上位机。

优选地，所述fpga内部arm0模块：

运行petelinux，通过网络与上位机进行交互，通过ocm与fpga内部arm进行交互，并可实时更新fpga内部arm中的c代码，以完成不同模拟协议芯片的定制功能；

所述上位机软件平台模块提供可视化模拟芯片定制，通过tcp/ip协议与fpga进行数据交互及数据监控和控制。

根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片方法，包括：

系统交互步骤：完成与被测系统的连接，实时监控被测系统的控制指令；

fpga内部pl逻辑步骤：完成协议芯片硬件加速；

fpga内部arm1步骤：实现多协议芯片功能；

fpga内部arm0步骤：实现与上位机交互，实现多协议芯片控制及数据交互；

上位机软件平台步骤：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。

优选地，所述系统交互步骤支持与传统localbus总线标准进行交互，支持与千兆网络进行交互，支持与光纤、srio总线进行交互；

所述fpga内部pl逻辑步骤包括：

与被测系统交互硬件步骤：通过ip方式实现链路层到mac层数据解析，完成与被测系统的数据交互；

并行可实时动态配置多sram/fifo步骤：模拟协议芯片寄存器及数据缓存；

高速acpdma通道步骤：当所模拟芯片有信息需通知fpga内部arm进行处理时，通过高速acpdma通道进行传输，直接映射fpga内部arm中内存；

中断控制步骤：完成与被测系统及与fpga内部arm的中断处理。

优选地，所述系统交互硬件步骤包括：

以太网mac及phy核步骤：实现以太网链路层到mac层数据解析；

光纤及srio接口的mac及phy核步骤：实现srio链路层到mac层数据解析；

localbus总线滤波、采样、解析、传输核步骤：实现传统并行总线数据解析；

所述并行可实时动态配置多sram/fifo步骤包括：

空间分配步骤：在硬件fpga中开辟一块预设大小的空间blockram作为多模拟芯片寄存器及fifo存储器的存储空间；

模拟协议芯片寄存器步骤：开辟预设数量的可动态配置并行sram存储器，统一由上位机进行配置、申请或销毁，各sram存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

模拟协议芯片数据空间步骤：开辟预设数量的可动态配置并行fifo存储器，统一由上位机进行配置、申请或销毁，各fifo存储器经过环境缓存处理映射进blockram中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

所述中断控制步骤：

与被测系统的中断处理步骤：传统中断方式、srio的门铃中断方式、srio的消息中断方式、千兆网络的自定义协议帧方式；

与fpga内部arm1的中断处理步骤：采用fiq中断方式，确保所模拟芯片实时处理需求。

优选地，所述fpga内部arm1步骤：

根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；

根据被测系统传输的数据，获取相应fifo存储器的数据并传输至上位机；

根据上位机传输的控制芯片指令，修改相应寄存器的信息；

根据上位机传输的数据，填写相应fifo存储器及对应寄存器的信息；

所述fpga内部arm1步骤还包括：

acpdma通道监控步骤：实时监控acpdma通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从fpga内部p逻辑的预设数量的sram存储器或fifo存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过fpga内部arm传输至上位机。

所述fpga内部arm0步骤：

运行petelinux，通过网络与上位机进行交互，通过ocm与fpga内部arm进行交互，并可实时更新fpga内部arm中的c代码，以完成不同模拟协议芯片的定制功能；

所述上位机软件平台步骤提供可视化模拟芯片定制，通过tcp/ip协议与fpga进行数据交互及数据监控和控制。

根据本发明提供地一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现上述中任一项所述的硬件实时模拟多通路多种类通信协议芯片方法的步骤。

与现有技术相比，本发明具有如下的有益效果：

1、本发明模拟度高，可并行处理，与真实硬件芯片特性一致；

2、本发明支持多平台设计(dps平台/arm平台/ppc平台)，加快了软件人员开发进度，快速定位软件bug，可直接提高工作效率及经济效益；

3、本发明能够集成多种非标准设备功能；

4、本发明地用户可根据不同芯片手册进行定制模拟，通过c代码完成芯片寄存器等信息的控制，通过系统软件平台完成定制更新，方便灵活；

5、本发明采用acpdma通道技术，高速完成fpga与内部arm数据交互，采用250mhz、64bits、burst＝16的dma方式，每包数据延迟<100ns，数据吞吐量达到1200mb/s，对于实时性要求极高的芯片也能进行模拟。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明提供的硬件实时模拟多通路多种类通信协议芯片系统、方法及介质的硬件实时模拟多通路多种类通信协议芯片系统结构示意图。

图2为本发明提供的硬件实时模拟多通路多种类通信协议芯片系统、方法及介质的fpgaarm及其相应外设构成示意图。

图3为本发明提供的硬件实时模拟多通路多种类通信协议芯片系统、方法及介质的通信协议芯片模拟流程示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片系统，包括：

系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；

fpga内部pl逻辑模块：完成协议芯片硬件加速；

fpga内部arm1模块：实现多协议芯片功能；

fpga内部arm0模块：实现与上位机交互，实现多协议芯片控制及数据交互；

上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。

具体地，所述系统交互模块支持与传统localbus总线标准进行交互，支持与千兆网络进行交互，支持与光纤、srio总线进行交互；

所述fpga内部pl逻辑模块包括：

与被测系统交互硬件模块组：通过ip方式实现链路层到mac层数据解析，完成与被测系统的数据交互；

并行可实时动态配置多sram/fifo模块组：模拟协议芯片寄存器及数据缓存；

高速acpdma通道模块：当所模拟芯片有信息需通知fpga内部arm进行处理时，通过高速acpdma通道进行传输，直接映射fpga内部arm中内存；

中断控制模块组：完成与被测系统及与fpga内部arm的中断处理。

具体地，所述系统交互硬件模块组包括：

以太网mac及phy核模块：实现以太网链路层到mac层数据解析；

光纤及srio接口的mac及phy核模块：实现srio链路层到mac层数据解析；

localbus总线滤波、采样、解析、传输核模块：实现传统并行总线数据解析；

所述并行可实时动态配置多sram/fifo模块组包括：

空间分配模块：在硬件fpga中开辟一块预设大小的空间blockram作为多模拟芯片寄存器及fifo存储器的存储空间；

模拟协议芯片寄存器模块：开辟预设数量的可动态配置并行sram存储器，统一由上位机进行配置、申请或销毁，各sram存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

模拟协议芯片数据空间模块：开辟预设数量的可动态配置并行fifo存储器，统一由上位机进行配置、申请或销毁，各fifo存储器经过环境缓存处理映射进blockram中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

所述中断控制模块组：

与被测系统的中断处理模块：传统中断方式、srio的门铃中断方式、srio的消息中断方式、千兆网络的自定义协议帧方式；

与fpga内部arm1的中断处理模块：采用fiq中断方式，确保所模拟芯片实时处理需求。

具体地，所述fpga内部arm1模块：

根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；

根据被测系统传输的数据，获取相应fifo存储器的数据并传输至上位机；

根据上位机传输的控制芯片指令，修改相应寄存器的信息；

根据上位机传输的数据，填写相应fifo存储器及对应寄存器的信息；

所述fpga内部arm1模块还包括：

acpdma通道监控模块：实时监控acpdma通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从fpga内部p逻辑的预设数量的sram存储器或fifo存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过fpga内部arm传输至上位机。

具体地，所述fpga内部arm0模块：

运行petelinux，通过网络与上位机进行交互，通过ocm与fpga内部arm进行交互，并可实时更新fpga内部arm中的c代码，以完成不同模拟协议芯片的定制功能；

所述上位机软件平台模块提供可视化模拟芯片定制，通过tcp/ip协议与fpga进行数据交互及数据监控和控制。

本发明提供的硬件实时模拟多通路多种类通信协议芯片系统，可以通过本发明给的硬件实时模拟多通路多种类通信协议芯片方法的步骤流程实现。本领域技术人员可以将所述硬件实时模拟多通路多种类通信协议芯片方法，理解为所述硬件实时模拟多通路多种类通信协议芯片系统的一个优选例。

根据本发明提供的一种硬件实时模拟多通路多种类通信协议芯片方法，包括：

系统交互步骤：完成与被测系统的连接，实时监控被测系统的控制指令；

fpga内部pl逻辑步骤：完成协议芯片硬件加速；

fpga内部arm1步骤：实现多协议芯片功能；

fpga内部arm0步骤：实现与上位机交互，实现多协议芯片控制及数据交互；

上位机软件平台步骤：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。

具体地，所述系统交互步骤支持与传统localbus总线标准进行交互，支持与千兆网络进行交互，支持与光纤、srio总线进行交互；

所述fpga内部pl逻辑步骤包括：

与被测系统交互硬件步骤：通过ip方式实现链路层到mac层数据解析，完成与被测系统的数据交互；

并行可实时动态配置多sram/fifo步骤：模拟协议芯片寄存器及数据缓存；

高速acpdma通道步骤：当所模拟芯片有信息需通知fpga内部arm进行处理时，通过高速acpdma通道进行传输，直接映射fpga内部arm中内存；

中断控制步骤：完成与被测系统及与fpga内部arm的中断处理。

具体地，所述系统交互硬件步骤包括：

以太网mac及phy核步骤：实现以太网链路层到mac层数据解析；

光纤及srio接口的mac及phy核步骤：实现srio链路层到mac层数据解析；

localbus总线滤波、采样、解析、传输核步骤：实现传统并行总线数据解析；

所述并行可实时动态配置多sram/fifo步骤包括：

空间分配步骤：在硬件fpga中开辟一块预设大小的空间blockram作为多模拟芯片寄存器及fifo存储器的存储空间；

模拟协议芯片寄存器步骤：开辟预设数量的可动态配置并行sram存储器，统一由上位机进行配置、申请或销毁，各sram存储器根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

模拟协议芯片数据空间步骤：开辟预设数量的可动态配置并行fifo存储器，统一由上位机进行配置、申请或销毁，各fifo存储器经过环境缓存处理映射进blockram中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个所模拟的协议芯片优先级相同时，采用时分方式进行操作；

所述中断控制步骤：

与被测系统的中断处理步骤：传统中断方式、srio的门铃中断方式、srio的消息中断方式、千兆网络的自定义协议帧方式；

与fpga内部arm1的中断处理步骤：采用fiq中断方式，确保所模拟芯片实时处理需求。

具体地，所述fpga内部arm1步骤：

根据被测系统传输的控制芯片指令，监控相应寄存器信息并修改相应寄存器信息；

根据被测系统传输的数据，获取相应fifo存储器的数据并传输至上位机；

根据上位机传输的控制芯片指令，修改相应寄存器的信息；

根据上位机传输的数据，填写相应fifo存储器及对应寄存器的信息；

所述fpga内部arm1步骤还包括：

acpdma通道监控步骤：实时监控acpdma通道内存映射数据，根据接收数据中的控制字段，转入预设数量的模拟协议芯片处理的子函数中，从fpga内部p逻辑的预设数量的sram存储器或fifo存储器中获取寄存器信息及数据帧，完成相应协议芯片的处理，将处理后数据通过fpga内部arm传输至上位机。

所述fpga内部arm0步骤：

运行petelinux，通过网络与上位机进行交互，通过ocm与fpga内部arm进行交互，并可实时更新fpga内部arm中的c代码，以完成不同模拟协议芯片的定制功能；

所述上位机软件平台步骤提供可视化模拟芯片定制，通过tcp/ip协议与fpga进行数据交互及数据监控和控制。

根据本发明提供地一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现上述中任一项所述的硬件实时模拟多通路多种类通信协议芯片方法的步骤。

下面通过优选例，对本发明进行更为具体地说明。

优选例1：

本发明于xilinxzynq的fgpa平台，最多可同时模拟128个不同协议芯片，实现用户定制的非标准设备的功能；包含以下模块：

1.与被测系统的交互：被测系统支持dsp平台、arm平台、ppc平台、fpga平台、主机平台：

目的：实时监控被测系统的控制指令

1.1.支持传统localbus总线标准进行交互

1.2.支持千兆网络进行交互

1.3.支持光纤、srio总线进行交互

2.fpga内部pl逻辑完成协议芯片硬件加速

2.1.与被测系统交互硬件模块组:(通过ip方式实现链路层到mac层数据解析)

包含以太网mac及phy核：实现以太网链路层到mac层数据解析

包含光纤及srio接口的mac几及phy核：实现srio链路层到mac层数据解析包含localbus总线滤波、采样、解析、传输核：实现传统并行总线数据解析

2.2.并行可实时动态配置多sram/fifo模块组(模拟协议芯片寄存器及数据缓存)

硬件fpga中开辟一块2mb空间blockram作为多模拟芯片寄存器及fifo的存储空间；

开辟128个可动态配置并行sram功能(模拟协议芯片寄存器)，统一由上位机软件进行配置、申请或销毁，各sram根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个模块优先级相同时，采用时分方式进行操作；

开辟128个可动态配置并行fifo功能(模拟协议芯片数据空间)，统一由上位机软件进行配置、申请或销毁，各fifo功能经过环境缓存处理映射进blockram中，根据所模拟的协议芯片实时性的不同，优先级不同，采取并行竞争的方式操作blockram，确保高优先级模拟芯片优先处理，当有多个模块优先级相同时，采用时分方式进行操作；

2.3.与fpga内部arm1通信高速acpdma通道，实时内存一致性处理

当所模拟芯片有重要信息需及时通知fpgaarm1进行处理时，通过acpdma通道进行传输，此方式直接映射arm1核中内存，采用250mhz、64bits、burst＝16的dma方式，每包数据延迟<100ns；

2.4.中断控制模块组，完成与被测系统及fpga内部arm的中断处理

与被测系统的中断处理：传统中断方式、srio的门铃中断方式、srio的消息中断方式、千兆网络的自定义协议帧方式；

与fpgaarm1的中断处理：采用fiq中断方式，确保所模拟芯片实时处理需求；

步骤：通过2.1描述完成与被测设备的数据交互，根据2.2描述可动态配置的sram/fifo属性，将优先级较低数据存入sram/fifo中，对优先级较高的数据通过2.3的acpdma通道或2.4描述的fpgaarm1中断处理通知fpga内部arm1程序，arm1获取sram/fifo数据，并完成相关处理后，产生2.4描述中与被测系统的中断模块通知被测系统。

3.fpga内部arm1程序，实现多协议芯片功能实现：

3.1实时监控acpdma通道内存映射数据，根据接收数据中的控制字段，转入128个模拟协议芯片处理的子函数中，从fpgapl的128个sram/fifo中获取寄存器信息及数据帧(sram/fifo中寄存器信息及数据帧由步骤2完成录入)，完成相应协议芯片的处理(需模拟各协议芯片处理方式不同，需参考芯片手册，包括：对寄存器控制、中断控制、收发数据控制、模式控制)，将处理后数据通过fpgaarm0传回上位机应用程序。

3.2通信协议芯片c代码模拟实现流程：

被测系统发出控制芯片指令->监控相应寄存器信息并修改相应寄存器信息(如需产生中断则通知中断控制模块组)

被测系统发送数据到控制芯片->获取相应fifo数据并传输pc软件端(如需应答或中断则转入相应处理模块组)

pc软件端发送控制芯片指令->修改相应寄存器信息(如需产生中断则通知中断控制模块组)

pc软件端发送数据到控制芯片->填写相应fifo及对应寄存器信息(如需应答或中断则转入相应处理模块组)

此流程为真正模拟通信协议芯片的核心，章节1、2、4、5均是为此流程进行服务，其中章节1/2完成硬件链路分析及加速、章节4/5完成与上位机的交互，此章节才是真正芯片模拟的c代码实现方法，用户根据不同芯片的寄存器定义在此处进行相应操作，以完成模拟芯片的功能。

此处c代码可直接访问2.2中的模拟协议芯片寄存器及fifo，并进行修改，例如模拟can芯片(sja1000)，需要在2.2中开辟出一组寄存器，当被测目标发出“清中断”这条指令后，此处c代码操作2.2中中断状态寄存器，以完成模拟清中断流程

4、fpga内部arm0运行petalinux，实现与主机软件交互，多协议芯片控制、数据交互：

运行petelinux，通过千兆网络与上位机进行交互，通过ocm与fpgaarm1进行交互，并可实时更新arm1中的c代码，以完成不同模拟协议芯片的定制功能。

步骤：上位机软件打开后，通过千兆网络与fpga板卡arm0中petalinux系统进行通信，传入arm1中需模拟芯片的c代码，启动arm1完成模拟芯片的功能。

5、主机软件平台：多协议芯片功能定制、模拟芯片实时数据监控及控制

5.1.提供可视化模拟芯片定制，通过tcp/ip协议与fpga进行数据交互及数据监控和控制。

5.2.指令数据库：监控及更新指令

5.3.帧数据数据库：监控及更新模拟帧数据

5.4.控制模块：控制整个系统运行状态

5.5.更新模块：实施更新模拟系统

注：所有模拟芯片定制工作由主机软件完成，通过可视化模块组件快速定制不同芯片的寄存器、中断、收发数据控制等定义，软件工程师按照协议芯片手册的操作流程最终生成模拟c代码传入fpga内部arm1模块，并运行。

系统整体步骤：通过上述模块5由软件开发人员进行模拟芯片功能定制，通过模块4启动模拟功能，模块1完成与被测设备的物理连接，通过步骤2完成与被测设备间数据解析，通过模块3最终实现芯片模拟功能。

实施举例1：多sja1000芯片的模拟实现，sja1000芯片是can协议的收发芯片，通过本设计，可实现最多128颗芯片的同时模拟，被测系统通过传统localbus总线向本系统发送及接收sja1000数据及控制；本系统实时模拟，完成128颗sja1000芯片的功能。

实施举例2：多1553芯片的模拟实现，bu61580芯片是1553协议的收发芯片，通过本设计，可实现最多128颗芯片的同时模拟，被测系统通过传统localbus总线向本系统发送及接收1553数据及控制；本系统实时模拟，完成所有bc、rt、bm功能。

实施举例3：自定义spacewire协议芯片的模拟，spacewire协议为航空航天专用信号传输协议，本设计按照客户自定义协议控制参数进行模拟仿真通过。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。