专利名称:同步码元抗干扰器的制作方法
本发明是属于电信技术领域：
，用于计算机远程联网通信，以及数字通信中对同步码元干扰消除，减少数字通信时误码。
目前码元抗干扰器是利用单稳态电路构成，本发明是用数字锁相环提取位同步信号，并对每位码元进行计数，当计数量超过二分之一码元宽度时再判别其码元信号，只要干扰不超过码元宽度一半时能正确判别出码元，其抗干扰能力较单稳态抗干扰电路强，对不同速率的同步码元靠改变分频系数完成。
本发明是由数字锁相环和码元判别电路两部分组成。数字锁相环由两个D触发器和异或门构成数字边沿检测电路，产生码元边沿脉冲，并加入到相位比较电路，产生扣除基准脉冲或增加基准脉冲数达到相位调整，当锁相环同步时扣除与增加脉冲交替出现，保持动态平衡。码元判别电路是由码元控制脉冲序列，并对码元宽度进行计数，当计数码元宽度一半以上时判“1”，不到一半时判“0”。
本发明的数字锁相环用计数电路产生边沿检测电路，扣除和增加脉冲宽度都是由计数器决定，比现有用RC单稳得出的脉冲宽度准确，不受温度、电源电压等影响，且当要改变脉冲宽度时只需改变时钟频率，很方便改变码元传输率，仅一套电路完成。由于脉冲宽度准确，因此整个电路简单。
本发明实施电路在附图上，输入码元信号从端子25加到由触发器1，2和异或门3构成码元边沿检测电路，加到与非门4，5相位比较电路上，从相位比较器得出扣除脉冲或增加脉冲分别加到与非门7，8和9上。窄脉冲是由晶体振荡组成的定时脉冲器24加到与非门12，13得出0相与π相脉冲，再经过RC微分电路和二极管D消去负窄脉冲而得到相 错开的基准窄脉冲序列，经过反相器10和11加到与非门7，8和9上。从与非门9输出受控的窄脉冲序列到分频器16得到与码元位同步频率脉冲加到相位比较器4，5构成数字锁相环，当位同步脉冲超前时则在与非门4有输出关闭与非门5，使扣除门扣除一个窄脉冲，分频后输出的位同步信号就滞后一个窄脉冲，若同步脉冲仍超前则相位比较后再滞后一个窄脉冲，直至调整到同步为止；当位同步脉冲落后时则与非门5有输出，4门关闭，使增加门增加一个脉冲，分频后的位同步信号就前移一个窄脉冲，直至调整到同步为止。当同步时扣除和增加脉冲不断输出，保持动态平衡，完成数字锁相环功能。
由输入信号码元控制与非门17，当“1”信号时允许序列脉冲进入计数器19对码元宽度进行计数，当计数到一半时由D触发器18输出端26输出“1”，触发器是由位同步信号同步，计数器清零位也是由位同步信号同步，清零位同步脉冲是由D触发器20，21和与非门22组成，对每一位码元起始位清零后计数码元宽度，当计数到码元宽度一半以上判“1”，不足一半时判“0”，当随机出现脉冲干扰在码元中间，只要不将码元宽度一半干扰掉时均能正确判别出码元极性。
本发明主要是用于计算机与计算机远程同步通信和数字同步通信中，因脉冲干扰使误码率增大而达不到要求之用。
权利要求
1.本发明同步码元抗干扰器是属于电信技术领域：
，用于计算机联网通信和数字同步通信中抗随机脉冲干扰码元，同步码元抗干扰器，其特征在于用数字锁相环和码元判别电路构成。
2.根据权利要求
1所说的同步码元抗干扰器，其特征是数字锁相环中用两个D触发器1，2和一个异或门3电路构成数字边沿检测电路。
3.根据权利要求
1所说的同步码元抗干扰器，其特征是相位比较用与非门4与5再和6直接构成扣除脉冲或增加脉冲电路。
4.根据权利要求
1所说的同步码元抗干扰器，其特征是判别电路中用与非门17，计数器19和D触发器18组成判别电路。
5.根据权利要求
1所说的同步码元抗干扰器，其特征是用两个D触发器20，21和与非门22构成清零脉冲，由位同步信号同步。
专利摘要
本实用新型是属于电信技术领域：
，用于计算机远程联网通信和数字同步通信中抗随机脉冲干扰码元之用，可减少数字通信时误码。它由数字锁相环和码元判别电路两部分组成。数字锁相环是用来换取位同步信号，以位同步信号为基准判别每一位信号码元的宽度，当计数脉冲数占信号码元宽度一半以上判为“1”，不是一半时判为“0”，因此当随机干扰脉冲只要不将码元宽度一半干扰掉均能正确判别出码元极性。在数字通信中减少码元受干扰时产生误码之用。
文档编号H04L1/00GK86204288SQ86204288
公开日1987年11月11日 申请日期1986年6月24日
发明者任翼龙 申请人:任翼龙导出引文BiBTeX, EndNote, RefMan