专利名称：干线节点交换机的制作方法
技术领域：
本实用新型涉及数字通信网中的干线节点交换机，特别适用于联接通信网中作各路信息节点，完成网间信息交换，达到通信网的组网。
目前国内数据通信网中使用的国产SDS－1型节点交换机，其设备线路采用中小规模数字集成电路制作。因此电路复杂，设备体积大，维护检修复杂困难，并没有分组交换功能，使设备扩容增加受到限制。国外挪威进口的TDS200型节点交换机，其虽然功能比较齐全，但是体积大，价格贵，而且制作信令标准采用欧洲标准，难以满足我国信令标准使用，达到我国用户使用要求。
本实用新型的目的在于避免上述背景技术中的不足之处而提供一种适合我国信令标准的干线节点交换机，并本实用新型采用大规模集成电路制作，因此具有体积小、性能可靠、维修简便、功能齐全、成本低廉等特点。
本实用新型的目的是这样实现的它由线路接口电路1、数据交换电路2、中继信令处理器3、环路信令处理器4、主处理器5、时钟定时电路6、分组交换电路7、电源8组成。其中线路接口电路1、数据交换电路2各由四路电路构成，各线路接口电路1的入端1、2分别与端口A、B连接、出入端3由数据时钟线分别与数据交换电路2的出入端1连接，数据交换电路2的各入端2由地址总线并接后再与时钟定时电路6的出端1连接、各出端3由环路信令总线(RBUS)并接后再与环路信令处理器4入端1连接、各出入端4由数据总线(DBUS)并接后再与中继信令处理器3的出端3、环路信令处理器4的出端3并接、同时还和分组交换电路7的出入端2连接、各出端5由中继信令总线(TPBUS)并接后再与中继信令处理器3入端1连接，中继信令处理器3、环路信令处理器4、主处理器5、时钟定时电路6各出入端2由主处理器总线(PBUS)并接后再与分组交换电路7的出入端1连接，电源8的电压输出端＋V与各组成电路的电源端连接。
各数据交换电路2由数据缓冲接收器集成块9、数据发送器集成块10、数据存储器集成块11组成，其中线路接口电路1的两路数据出端3－1、两路时钟出端3－2分别与数据缓冲接收器集成块9的1、3脚、2、4脚连接，数据缓冲接收器集成块9的数据缓冲5至12脚分别与数据存储器集成块11的1至8脚连接，数据存储器集成块11输出数据11至18脚由数据总线(DBUS)与数据发送器集成块10的数据交换1至8脚连接、同时还和其它数据交换电路2的出入端4、中继信令处理器3的出端3、环路信令处理器4的出端3、分组交换电路7的出入端2并接，数据缓冲接收器集成块9的环路信令15至22脚由环路信令总线(RBUS)与环路信令处理器4入端1连接、中继信令23至30脚由中继信令总线(TPBUS)与中继信令处理器3入端1连接、地址码34至41脚由地址总线与时钟定时电路6的出端1连接、13、14脚分别与数据发送器集成块10的10、9脚连接、电源31至33脚与电源8的电压输出端＋V连接、42脚接地端，数据发送器集成块10的输出时钟11、13脚分别与线路接口电路1的入端3－4连接、输出数据12、14脚分别与线路接口电路1的入端3－3连接、电源17至19脚与电源8的电压输出端＋V连接、15、16脚与地端连接，数据存储器集成块11的10脚与电源8的电压输出端＋V连接、9脚与地端连接。
本实用新型相比背景技术有如下优点1.本实用新型信令标准采用国标制作，能满足我国用户使用要求，并具有分组交换功能及1024／512／256kb／s速度变换，功能齐全，便于推广应用。
2.本实用新型采用了大规模数字集成电路制作，因此设备性能可靠、体积小、整机结构严密，使用操作维修方便。
3.本实用新型采用大规模集成化程度高和多层印制板工艺结构，因此提高了产品的一致性和可靠性，便于批量生产和应用。
以下结合附图和实施例对本实用新型作进一步详细描述。
图1是本实用新型原理方框图。
图2是本实用新型数据交换电路2的电原理图。
参照图1、图2，本实用新型由线路接口电路1、数据交换电路2、中继信令处理器3、环路信令处理器4、主处理器5、时钟定时电路6、分组交换电路7、电源8组成。其中线路接口电路1、数据交换电路2各由四路电路构成，每路线路接口电路1有两个干线接口端口A、B与其的入端1、2连接，因此本实用新型具有8个干线接口端口，大大提高了设备节点交换能力，其端口作用接收外部输入的数据信号(AMI)和时钟信号(NRI)，线路接口电路1将输入接收输入的数据信号和时钟信号变换成二进制的数据和时钟编码信号，通过其输出端3－1、3－2分别与数据交换电路2中数据缓冲接收器集成块9的1至4脚连接，同时线路接口电路1还将数据交换电路2中返回的二进制数据和时钟信号进行编码，变换成平衡的数据信号(AMI)和时钟信号(NRE)由端口A、B发送出去。同时线路接口电路1还实现1024／512／256kb／s速率变换，提高了设备的节点交换能力。本实用新型线路接口电路1实施例采用中国人民解放军6904厂生产的标准接口电路制作。
本实用新型各数据交换电路2由数据缓冲接收器集成块9、数据发送器集成块10、数据存储器集成块11组成，数据交换电路2的作用是把线路接口电路1输入的数据和时钟信号完成帧定位、速率缓冲、中继信令提取、环路信令提取、数据交换功能。线路接口电路1的两路数据出端3－1、两路时钟出端3－2分别与数据缓冲接收器集成块9的1、3脚、2、4脚连接。数据缓冲接收器集成块9的数据缓冲5至12脚分别与数据存储器集成块11的1至8脚连接。数据存储器集成块11作用实现数据暂存，其输出数据11至18脚由数据总线(DBUS)与数据发送器集成块10的数据交换1至8脚连接、同时此数据总线还与其它数据交换电路2的出入端4、中继信令处理器3的出端3、环路信令处理器4的出端3、分组交换电路7的出入端2并接，完成本实用新型数据交换功能。数据缓冲接收器集成块9提取的环路信令，由其环路信令15至22脚经环路信令总线(DBUS)与环路信令处理器4入端1连接，环路信令处理器4其作用把入端1输入的环路信令进行信令识别、信令存储后经其出入端2由主处理器总线(PBUS)输入到主处理器5出入端2，由主处理器5返回的环路信令再从其出入端2输出进行存储，存储后再从其出端3的数据总线(DBUS)输出至数据交换电路2出入端4把信令发送输出。
数据缓冲接收器集成块9提取的中继信令由其中继信令23至30脚，经中继信令总线(TPBUS)与中继信令处理器3入端1连接，中继信令处理器3其作用把入端1输入的中继信令进行传输规程控制、信号解码后经其出入端2由主处理器总线(PBUS)输入到主处理器5出入端2，由主处理器5返回的中继信令再从其出入端2输入并进行编码，经编码后再从其出端3的数据总线(DBUS)输出至数据交换电路2出入端4把信令复接及发送。
数据缓冲接收器集成块9的地址码34至41脚经地址总线与时钟定时电路6的出端1连接，时钟定时电路6其作用是完成时序定时和变换控制功能，并且其出入端2由主处理器总线(PBUS)与主处理器5的出入端2、分组交换电路7的入端1并接，时钟定时电路6出入端2接收主处理器5的时序控制信号，并向主处理器5输出告警信号，完成本实用新型的定时和交换控制功能。
分组交换电路7的作用由其出入端2接收数据总线(DBUS)送来的数据信号，进行存储和处理，输出控制信号并由其出入端1送主处理器5，同时出入端1还接收主处理器5的发出的控制信号，再将分组交换电路7的交换数据由出入端2经数据总线(DBUS)发送出去。
主处理器5其作用完成中继信令处理结果输入中继信令处理器3出入端2、环路信令处理结果输入环路信令处理器4出入端2、交换地址码输入时钟定时电路6出入端2、分组交换处理结果输入分组交换电路7出入端1，达到告警及控制的输入输出。
数据交换电路2中的数据发送器集成块10数据交换1至8脚接收输入的中继信令、环路信令、分组交换数据、及从其它数据交换电路2中输入的交换数据，数据发送器集成块10作用是把输入的各种信令和数据完成并／串变换、复接、存储和帧同步码产生，其12、14脚与线路接口电路1入端3－3连接，输出数据到线路接口电路1，11、13脚与线路接口电路1入端3－4连接，输出时钟到线路接口电路1，完成整个设备的数据交换功能。数据缓冲接收器集成块9的13、14脚分别与数据发送器集成块10的10、9脚连接，其作用完成他们之间的控制和时钟。
数据缓冲接收器集成块9的31至33脚与电源8电压输出端＋V连接、42脚接地端，实施例采用自制BU2型大规模数字集成电路制作。数据发送器集成块10的17至19脚与电源8电压输出端＋V连接、15、16脚接地端，实施例采用自制BU3型大规模数字集成电路制作。数据存储器集成块11的10脚与电源8电压输出端＋V连接、9脚接地端，实施例采用市售2125型RAM存储电路制作。
电源8其作用供给各部件工作电压，实施例采用自制通用直流电源线路制作而成，输出＋V电压为＋5V，同时也可输出±12V、＋24V电压，提供电路使用。本实用新型中继信令处理器3、环路信令处理器4、主处理器5、时钟定时电路6、分组交换电路7实施例均采用挪威进口的TDS202型节点交换机中相应电路制作而成。
本实用新型简要工作原理如下远端的信号与时钟由端口A、B以平衡方式输入线路接口电路1，进行码型变换、阻抗变换及信号极性变换，按二进制数据和时钟，并以512kb／s的速度串行输入数据交换电路2，在数据交换电路2中完成帧同步、数据缓冲、信令提取、数据交换和端口速率转换，提取的中继信令经中继信令总线(TPBUS)送中继信令处理器3、提取的环路信令经环路信令总线(RBUS)送环路信令处理器4、交换数据经数据总线(DBUS)输出，同时中继和环路信令经其处理器予处理的信令通过主处理器总线(PBUS)输入主处理器5，主处理器5根据输入的信令信息完成话路接续及信令的收发。分组交换电路7由主处理器5控制可提供12路16kb／s速率分组交换功能，通过数据交换电路2数据交换提供16kb／s话路通路，完成数据交换功能。
本实用新型安装结构如下把本实用新型附图1、附图2中的所有电路按图1、图2的连接线路分别安装在28块印刷电路印制板上，每板印制板的尺寸长为200毫米、宽为100毫米，28块印制板分二层结构排列安装在长×宽×高为300×420×230毫米的机箱内，机箱也可采用标准通用机箱制作，在机箱的后面板上安装电源输入插座，在机箱的前面板上安装8个端口A、B的电缆插座及工作指示灯，电缆插座采用市售19芯的Y150EX－1419型电缆插座安装，组装成本实用新型。
权利要求1.一种由线路接口电路(1)、中继信令处理器(3)、环路信令处理器(4)、主处理器(5)、时钟定时电路(6)、分组交换电路(7)、电源(8)组成的干线节点交换机，其特征在于还有数据交换电路(2)组成，其中线路接口电路(1)、数据交换电路(2)各由四路电路构成，各线路接口电路(1)的入端1、2分别与端口A、B连接、出入端3由数据时钟线分别与数据交换电路(2)的出入端1连接，数据交换电路(2)的各入端2由地址总线并接后再与时钟定时电路(6)的出端1连接、各出端3由环路信令总线(RBUS)并接后再与环路信令处理器(4)入端1连接、各出入端4由数据总线(DBUS)并接后再与中继信令处理器(3)的出端3、环路信令处理器(4)的出端3并接、同时还和分组交换电路(7)的出入端2连接、各出端5由中继信令总线(TPBUS)并接后再与中继信令处理器(3)入端1连接，中继信令处理器(3)、环路信令处理器(4)、主处理器(5)，时钟定时电路(6)各出入端2由主处理器总线(PBUS)并接后再与分组交换电路(7)的出入端1连接，电源(8)的电压输出端+V与各组成电路的电源端连接。
2.根据权利要求1所述的干线节点交换机，其特征在于各数据交换电路(2)由数据缓冲接收器集成块(9)、数据发送器集成块(10)、数据存储器集成块(11)组成，其中线路接口电路(1)的两路数据出端3－1、两路时钟出端3－2分别与数据缓冲接收器集成块(9)的1、3脚、2、4脚连接，数据缓冲接收器集成块(9)的数据缓冲5至12脚分别与数据存储器集成块(11)的1至8脚连接，数据存储器集成块(11)输出数据11至18脚由数据总线(DBUS)与数据发送器集成块(10)的数据交换1至8脚连接、同时还和其它数据交换电路(2)的出入端4、中继信令处理器(3)的出端3、环路信令处理器(4)的出端3、分组交换电路(7)的出入端2并接，数据缓冲接收器集成块(9)的环路信令15至22脚由环路信令总线(RBUS)与环路信令处理器(4)入端1连接、中继信令23至30脚由中继信令总线(TPBUS)与中继信令处理器(3)入端1连接、地址码34至41脚由地址总线与时钟定时电路(6)的出端1连接、13、14脚分别与数据发送器集成块(10)的10、9脚连接、电源31至33脚与电源(8)的电压输出端＋V连接、42脚接地端，数据发送器集成块(10)的输出时钟11、13脚分别与线路接口电路(1)的入端3－4连接、输出数据12、14脚分别与线路接口电路1的入端3－3连接、电源17至19脚与电源(8)的电压输出端＋V连接、15、16脚与地端连接，数据存储器集成块(11)的10脚与电源(8)的电压输出端＋V连接、9脚与地端连接。
专利摘要本实用新型公开了一种干线节点交换机，它由线路接口电路、中继信令环路信令处理器、主处理器、时钟定时电路、数据交换电路、分组交换电路、电源等部件组成，本实用新型采用国标和大规模专用集成电路设计制作，具有功能齐全、性能可靠、体积小，使用维修方便，成本低廉等特点，便于批量生产和普及推广应用，是网间通信、组网通信等理想节点交换通信设备。
文档编号H04Q3/58GK2203809SQ9421430
公开日1995年7月19日 申请日期1994年6月18日 优先权日1994年6月18日
发明者苏自旺 申请人:电子工业部第五十四研究所