专利名称：用于读出错误统计数据的方法
技术领域：
本发明涉及一种按照权利要求1前序部分的用于读出错误统计数据的方法。
本发明涉及错误统计数据的读出，所读出的这些错误统计数据产生在用于处理ATM(异步传输方式)信息的双重的、以微同步并联运行方式运作的处理单元中。这些处理单元，在此连接到一种必要时为双重的耦合陈列上，其中，这些处理单元为了产生该微同步的并联运行，各自在接收的应处理信息或者应发出的信息处理结果无错误时，向合作单元发出一个标志着该相应的处理阶段的同步信号，使该合作单元的处理阶段的开端与此信号同步。可是当一个从合作单元来的同步信号消失时，有关的处理单元也还在按规定接收一个信息的情况下，象在接收一个被干扰的信息时那样，阻止一次信息处理，也就是拒绝该接收的信息。相应的情况适用于发送方向上。此处虽然存在着一个无干扰的信息处理结果，却代之发出一个空信息。
这些处理单元，经过一个母线接口与一个中央控制单元处于连接之中，此外该控制单元为了监控微同步作业，将从各处理单元到达它的信息互相进行比较。
在已叙述的情况下，在双重的处理单元中可能产生各种不同的错误状况，以致于各种错误统计也是不同的，该微同步的并联运行并不因此必须受到干扰。
如果现在为了分析目的，如同ATM-信息那样直接经过所述的母线-接口读出错误统计数据的话，并且也以此输送给一种对比的话，则以大的几率对一种不相等性和由此以错误的方式对微同步的损失发出信号。
因此本发明的任务在于，提出一种允许读出该错误统计数据的方法，而并不出现这种影响和此方法的实施不需要附加的硬件费用和仅需要少量附加的控制费用。
此任务借助于在权利要求1的特征中所指出的特点来解决。
因而按照本发明的该解决方法是该错误统计数据象ATM-信息的信息处理结果那样，通过处理单元来加工，但是此时要注意，这些错误统计数据在它们发送到用于传输ATM-信息的、各处理单元连接到其上的线路网上之后，重又如同应处理的ATM-信息那样被向回传输，并且在此由于该事先规定的双重作业，到达两个处理单元上。由此导致的后果是，经过该母线-接口，各自由两个处理单元同时提供一致的错误统计数据，它们各自与处理单元中之一有关，以致于该错误统计数据实际存在的差别本身对于该两个处理单元不会导致错误地对一个微同步损失发出信号。
本发明的一种另外设计形式是在一个从属权利要求中加以表征的。由此当各处理单元在现行/待用运行中工作时，错误统计数据的读出也成为可能，在此运行情况下，在ATM-信息单元中的处于待用状态的处理单元发送空信息，和能够使此处理单元的统计数据也能被读出，而不需要引进这些处理单元的现行/待用的转换。
下面根据一个附图
用一个实施例来详细地阐述本发明。
在图中展示出用于处理ATM-信息的两个处理单元CTR0和CTR1。这些处理单元是连接到一个耦合网络上的，该耦合网络在所展示的情况下具有成双的部件SN0和SN1。该处理单元CRT0和CRT1是经过一个接收线路1r0，1r1和发送线路1t0，1t1的网络为了ATM-信息的传输以如下方式与耦合网络部件SN0和SN1连接的，自每个耦合网络部件来的ATM-信息同样地既到达这一个也到达另外一个处理单元，并且由这些处理单元给出的ATM-信息同样地可被送向两个耦合网络部件SN0和SN1。
此处处理单元CTR0和CTR1各具有两个处理元件C-ATM30和M-ATM30，它们在一个所谓的主-检验器-配置中工作，亦即在检验器-处理元件C-ATM30上，发送输出端TP0和TP1是作为输入端接通的，这些输入端，将从各从属的主-处理元件M-ATM30的发送输出端TP0和TP1给出的，和首先为了转发到耦合网络部件SN0或SN1而定的ATM-发送信息，作为输入信息而接收。在此未示出的检验器-处理元件的内部比较器，将以此途径接收的输入信号与内部作为输出信号而生成的信号进行比较，并在确定不相同性的情况下，给出一个相应的错误通知。
该所述的主-检验器-配置，当然不是应用本发明方法的前提。
通过一条横越两个处理单元CTR0和CTR1的处理元件C-ATM30和M-ATM30的方框图的虚线表明，从耦合网络部件SN0和SN1处接收来的ATM-信息以一种接收时钟RXCK0/1出现，并且用一个与此无关的内部系统时钟SCLK进行这些信息的处理。因为该处理单元或它们的处理元件应微同步地工作，所以为了将ATM-信息从一个时钟系统传输至另一个时钟系统，应采取特别的预防措施。这些存在于配套的处理元件之间的同步信号MS0的互相交换之中。因为此外该接收的信息，在从各耦合网络部件SN0和SN1向各处理单元的途径上，可能以不同的方式遇到传输错误，或者该信息处理结果本身可以是有错误的，这可由未示出的监控装置发现，所以为了维持微同步作业应采取其他措施，这些措施在于，每次在接收一个按规定的ATM-信息情况下，和在存在一无错误的信息处理结果情况下，各处理单元将给出一个表征该本身处理阶段的同步信号到合作单元上，该处的处理阶段的开端同步到该同步信号上，并且缺少一个从合作单元来的同步信号，在所涉及的处理单元上将导致，在按规定接收一个ATM-信息的情况下，也如同在接收一个被干扰的ATM-信息时那样，拒绝已接收的信息和作为处理结果给出一个空信息。
为了保证各处理单元或其处理元件微同步并联运行的所指明措施，是一具有同等优先性的另一项专利申请的对象。
处于内部的系统时钟SCLK影响下的各处理单元的处理元件的部件，包含母线-接口B-I，经过这些接口可到达一个上级控制装置LC。为了检测各处理单元或者其处理元件的微同步并联运行，根据请求经过这些母线-接口将接收的各ATM-信息输送给该上级控制装置LC以进行一种比较。
该前述的传输错误以及有时其他错误，如在处理元件C-ATM30和M-ATM30中识别出的同步错误，导致在该处串联接通错误计数器。以此亦即产生错误统计数据，其分析同样是所述上级控制装置LC的任务。
因为正常情况下，在该两个处理单元中这些错误统计数据是不同的，所以经过所述的母线-接口B-I，如所示的一种导致比较的同一错误统计数据的转送可能导致发出微同步损失的信号，虽然根本不存在这种损失。
因此按照本发明是这样进行的，该错误统计数据，完全象作为信息处理结果，从处理元件应给到耦合网络部件SN0和SN1的ATM-信息那样，在ATM-发送单元中的处理元件中被封装，并给到耦合网络部件上。通过这些专用ATM-发送单元的标题部分中的相应条目，来每次向处理元件进行寻址，该单元是由该处理元件发出的。这些标题部分也包含一个指示着该ATM-单元特性的位。由于该阐明的处理单元的重复CTR0和CTR1，这些统计数据在相应的转接之后，通过耦合陈列作为ATM-接收单元，同时到达两个处理单元的全部处理元件上。在无错误地传输给这些处理元件条件下，这样单元则可以经过母线-接口B-I，象其余的为了微同步并联运行的检验目的而处理的ATM-接收单元那样被读出，和送给通过该中央控制装置进行的分析，而并不错误地发出一个微同步性损失的信号。
当该两个处理单元CTR0和CTR1以现行/待用运行方式工作时，该处于等待状态的处理单元，在ATM-发送单元中仅仅发送出空信息。关于该处理单元的哪个占据现行状态和哪个占据待用状态的判定，在此取决于一个由上级控制装置提供的位于该处理单元的控制位的二进制状态。一个内部的与ATM-发送单元的形成有关联的控制指令位，在正常作业中，具有同一的二进制值，象所述的，由上级控制装置提供的外部控制指令位那样并带有此后果，即形成带有ATM-信息的ATM-发送单元，与此相反，这个内部的控制信号位在等待运行中工作的处理单元上具有与影响此处理单元的外部控制指令位相反的二进制值，并带有所述的发送含有空信息的ATM-发送单元的后果。
与此正常作业有所不同，现在当处在备用运行方式中工作的处理单元上，在有意发送出ATM发送单元中的错误统计数据情况下，为了形成这些单元，有目的地将所述的控制指令位反转，以致于该处理单元与其通常的行为不同，在等待状态下发送出ATM-发送单元，这些发送单元是用这些统计数据填充的。因此不需要通过上级控制装置，借助于所述的外部控制指令位，从现行运行方式向等待运行方式的转换。
权利要求
1.用于读出错误统计数据的方法，该错误统计数据是在以微同步并联运行方式运作的，和连接在一个必要时双重的耦合陈列的各处理单元中用于处理TAM-信息产生的，在此，为了生成微同步并联运行，这些处理单元各自在接收应处理的ATM-信息无错误时和在应发出的信息处理结果无错误时，向合作单元给出一个表征该相应处理阶段的同步信号，该处的处理阶段的开端被同步到该同步信号上，在缺少一个从合作单元来的同步信号时，所涉及的处理单元，却也在按规定接收一个ATM-信息的情况下，如同在接收一个被干扰的ATM-信息时那样，阻止一个信息处理，或者也在一个未受干扰的信息处理结果情况下，代之以给出一个空信息，在此，此外这些处理单元经过一个母线接口与一中央控制单元处于连接之中，此外该中央控制单元也分析到达它那里的统计数据，并在此为了监控各处理单元的微同步运行，将从这些处理单元各自经过母线接口给出的信息对一致性进行比较，其特征在于，处理单元(CTR0，CTR1)中的错误统计数据，如处理结果，被列入各ATM发送单元中，将它们发送给耦合陈列(SN0，SN1)和它们向它们的原始地寻址，并因此在相应地接通后作为ATM-接收单元重又到达所涉及的处理单元上，和如其他ATM-信息那样，经过所从属的母线接口(B-I)到达该中央控制单元(LC)上。
2.按照权利要求1的方法，其特征在于，在各处理单元(CTR0，CTR1)的一种现行/待用运行情况下，处于等待状态中的处理单元，在ATM-信息单元中发送空信息，在该运行时统计数据的发出通过此单元如此来进行，一个内部的控制指令位，各按与一种由一个上级控制装置提供的和决定处理单元的等待运行的外部控制指令位一致或者不一致的确定情况的不同，安排带有空信息的各ATM-单元的发出，相对于占有等待运行的状态，有目的地对于应插入统计数据的各ATM-单元将该内部的控制指令位反转。
全文摘要
存在着一种带有以微同步并联运行方式运行的处理单元(CTR0,CTR1)的硬件配置,用于ATM－信息的处理,该ATM－信息自ATM侧靠向一个耦合阵列(SN0,SN1)上和经过一个母线接口(B－I)与一个中央控制机构处于连接之中,该控制机构用于分析在处理单元中产生的错误统计和用于通过处理结果的比较监控同步运行。这些错误统计数据被装入ATM－发送单元,并经过耦合阵列各自反回给两个处理单元,和然后经过该母线接口输送给该控制机构。由此在对于两个处理单元有不同的错误统计时,避免一个微同步性损失的错误显示。
文档编号H04Q3/00GK1202999SQ96198447
公开日1998年12月23日 申请日期1996年9月26日 优先权日1995年9月26日
发明者R·霍梅, H·布拉兹德鲁姆 申请人:西门子公司