Cpci总线和isa总线的协议转换器和转换方法
【技术领域】
[0001]本发明涉及一种现场总线通讯技术领域，具体的说，涉及一种适用于铁道车辆CPU与车辆总线MVB设备之间通讯的CPCI总线和ISA总线的协议转换器和转换方法。
【背景技术】
[0002]ISA 总线(Industry Standard Architecture,工业标准体系结构)是 IBM 公司为PC制定的总线标准，ISA总线的时钟频率是8MHZ，数据传输的最高传输速率是16M/S ；ISA总线的传输速率低、占用大量CPU资源。随着总线技术的发展，ISA总线逐渐被高速CPCI总线取代。
[0003]CPCI (Compact Peripheral Component Interconnect)总线，是国际工业计算机制造者联合会在上世纪提出的一种高速总线接口规范标准；它以标准PCI总线电气接口规范为基础，工业用高开放性、高可靠性总线，它的总线时钟频率可以达到66MHZ。
[0004]ISA总线具有很好的兼容性，多年的技术积累，ISA总线的成熟产品大量存在。由于CPCI总线的可热插拔、高开放性、高可靠性和高传输速率，在铁道车辆牵引控制器中被广泛应用。但是铁道车辆的MVB通信设备还大量应用ISA总线接口，在高速CPCI总线和慢速ISA总线间稳定、可靠的通信，为设备间通信提供CPCI总线ISA总线转换器是广大铁道车辆研发人员所面临的问题。
[0005]设计高速CPCI总线和慢速ISA总线间稳定、可靠通信的关键技术就是设计CPCI总线的局部接口去匹配ISA总线接口。目前应用最广泛的实现方案是使用PLX公司和AMCC公司生产的专用桥片进行转接，实现CPCI总线设备和ISA总线设备的通信。桥片的总线模式都提供了一个标准ISA总线接口，将桥片上的ISA总线接口和设备上的ISA总线接口直连；使用 EEPROM(ElectricalIy Erasable Programmable Read-Only Memory)带电可擦可编程只读存储器来存储桥片配置信息；当然还需要一个微控制器，提供ISA总线时钟信号，实现ISA总线的地址、控制信号和CPCI总线接口的匹配。具体实现硬件架构如图1所示。使用这种设计构架，给研发人员一种偷懒的借口，不需要对CPCI接口规范有深入了解，这不利于对现有产品的维护和对后续产品的研发；更糟糕的是用户受限于硬件桥片，不能根据自己的想法去控制CPCI总线时序。而且这给硬件设计人员增加了负担，相当于额外设计一个CPCI总线转ISA总线的接口板卡，增加了设计成本；并且大部分用户只是使用了桥片的部分转接功能，这造成大量的资源浪费。
【发明内容】
[0006]本发明的目的是提供一种CPCI总线和ISA总线的协议转换器和转换方法，解决现有技术中CPU上的CPCI总线和MVB设备上的ISA总线无法直接通讯的问题。
[0007]本发明的技术方案是:
[0008]由于当前列车牵引控制器中主控单元CPU设备和控制板之间使用标准CPCI总线进行通讯，主控单元CPU设备和控制板上具有ISA总线接口的MVB设备要进行实时通信，为节省板卡面积、提高性价比和设计灵活性，设计一种CPCI总线和ISA总线的协议转换器，该协议转换器的组成包括CPCI局部总线接口扩展时序模块、ISA总线接口时序模块、CPCI总线匹配ISA总线时序接口模块和时钟管理模块。
[0009]所述CPCI局部总线接口扩展时序模块通过地址与数据信号AD【31:0】、命令/字节使能信号C/BE【3:0】、从设备准备好信号TRDY、停止数据传送信号STOP、帧周期信号FRAME和主设备准备好信号IRDY与局部CPCI总线进行通讯；
[0010]所述ISA总线接口时序模块通过数据使能信号S_DATA_VLD、地址使能信号ADDR_VLD、读使能信号barx_rd、写使能信号barx_wr、字节使能信号S_CBE、数据信号D【31:0】和地址信号A【31:0】与所述CPCI局部总线接口扩展时序模块进行通讯；
[0011]所述ISA总线接口时序模块通过数据信号SD、地址信号SA、读/写1设备信号10W/10R、读/写MEMORY设备信号MEMR/MEMW、地址锁存信号BALE与局部ISA总线进行通讯；
[0012]所述CPCI总线匹配ISA总线时序接口模块通过打断重连信号USER_ST0P与所述CPCI局部总线接口扩展时序模块进行通讯；
[0013]所述时钟管理模块为所述CPCI局部总线接口扩展时序模块、所述ISA总线接口时序模块和所述CPCI总线匹配ISA总线时序接口模块提供工作时钟。
[0014]优选的是，所述CPCI局部总线接口扩展时序模块与局部CPCI总线进行通讯时，当CPCI总线以1方式访问时，在CPCI总线读/写操作中插入等待信号S_WAIT，对CPCI总线的从设备准备好信号TRDY进行控制。
[0015]优选的是，所述CPCI局部总线接口扩展时序模块与局部CPCI总线进行通讯时，当CPCI总线以MEMROY方式访问时，在CPCI总线读/写操作中插入停止数据传送信号STOP，并通过所述打断重连信号USER_ST0P打断停止数据传送信号STOP。
[0016]本发明与现有技术相比的有益效果为:
[0017]I)操作方便，该CPCI总线和ISA总线的协议转换器是基于FPGA实现的，通过协议转换器代替传统的转换桥片，无需更改牵引控制器结构和系统其它设备；
[0018]2)灵活性强，可根据需求设计CPCI总线和ISA总线的转换时序，实现不同的转换功能；
[0019]3)功能多，支持ISA总线的8位或16位数据宽度，支持CPCI总线设备对ISA总线设备的1操作方式或MEMORY操作方式。
【附图说明】
[0020]图1为CPCI总线和ISA总线传统通讯方式结构示意图；
[0021]图2为该协议转换器的结构示意图；
[0022]图3为TRDY、STOP、FRAME和IRDY的具体时序图；
[0023]图4为该协议转换器10读访问局部时序图；
[0024]图5为该协议转换器访问流程图。
【具体实施方式】
[0025]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，均属于本发明的保护范围。
[0026]实施例1
[0027]CPCI总线和ISA总线的协议转换器，用于实现具备CPCI总线接口的主控设备和具备ISA总线接口的MVB设备之间的实时通讯。该协议转换器主要由4个模块组成，分别为CPCI局部总线接口扩展时序模块、ISA总线接口时序模块、CPCI总线匹配ISA总线时序接口模块和时钟管理模块。
[0028]CPCI局部总线接口扩展时序模块主要完成对CPCI总线的访问空间10/MEM0RY进行配置、CPCI总线的读写访问控制、地址译码和命令译码。局部CPCI总线与CPCI局部总线接口扩展时序模块之间的接口连接如图2所示。两者之间的主要信号包括:地址与数据信号AD【31:0】、命令/字节使能信号C/BE【3:0】、从设备准备好信号TRDY、停止数据传送信号STOP、帧周期信号FRAME和主设备准备好信号IRDY。
[0029]对于停止数据传送信号STOP:由于CPCI总线是高速设备而ISA总线是慢速设备，且CPCI总线的读/写操作时间是很快的，与CPCI总线直接通讯的MVB设备根本反应不过来，数据包丢失严重。当CPCI总线以1方式访问时，在CPCI总线读/写操作中插入等待信号S_WAIT，对CPCI总线的从设备准备好信号TRDY进行控制；当CPCI总线以MEMROY方式访问时，在CPCI总线读/写操作中插入停止数据传送信号STOP，在MEMROY设备本次操作未完成之前，CPCI总线一直处于被打断重连的状态，CPCI总线一直请求当前的读/写操作，直到当前一次操作中不插入停止数据传送信号STOP，CPCI总线才会发起下一次读/写访问。停止数据传送信号STOP由从设备发出，当停止数据传送信号STOP有效时表示从设备请求主设备终止当前的数据传送。图3为从设备准备好信号TRDY、停止数据传送信号STOP、帧周期信号FRAME和主设备准备好信号IRDY的具体时序图。
[0030]CPCI局部总线接口扩展时序模块与ISA总线接口时序模块的接口连接如图2所示。两者之间的主要信号包括数据使能信号S_DATA_VLD、地址使能信号ADDR_