VLD、读使能信号barx_rd、写使能信号barx_wr、字节使能信号S_CBE、数据信号D【31:0】和地址信号A【31:0】。
[0031 ] 采用XILINX公司的IP CORE模块对CPCI总线的操作命令进行识别，产生读/写使能信号S_WRDN、地址使能信号ADDR_VLD、数据使能信号S_DATA_VLD、字节使能信号S_CBE和空间译码信号BASE_HIT。
[0032]对于数据使能信号S_DATA_VLD，由于CPCI总线和ISA总线的读/写速度不一致，需要建立中间数据缓存区BUFFER，即当CPCI总线的写操作即将发生时，将CPCI总线数据写到数据缓存区BUFFER，再传给ISA总线；当CPCI总线的读操作即将发生时，将ISA总线数据先传给数据缓存区BUFFER，再传给CPCI总线。
[0033]读使能信号barx_rd和写使能信号barx_wr的获得方式为:由于当前牵引控制器中基于ISA总线的MVB设备，不同厂商的MVB通讯设备支持的ISA总线的操作方式不一样，可为10设备、MEMROY设备或两者兼有，应根据实际需求，对CPCI总线访问空间进行配置，再根据CPCI总线提供的地址信号和地址使能信号ADDR_VLD，确定MVB设备的片选信号，进一步结合读/写使能信号S_WRDN和空间译码信号BASE_HIT确定本次操作的空间10/MEM0RY，最终得到实际使用的读使能信号barx_rd和写使能信号barx_wr。其中，读使能信号barx_rd中X代表选择的空间,取值为0、1或2 ;写使能信号barx_wr中χ代表选择的空间,取值为0、1或2。
[0034]CPCI总线匹配ISA总线时序接口模块与CPCI局部总线接口扩展时序模块之间的接口连接如图2所示。两者之间的主要信号为打断重连信号USER_ST0P，该信号主要用于打断停止数据传送信号STOP，CPCI总线设备发起对ISA总线设备的访问，当以MEMORY方式访问时，CPCI总线匹配ISA总线时序接口模块实时作出打断重连信号USER_ST0P来打断停止数据传送信号STOP，以便留给ISA总线设备充裕的时间来完成本次读/写访问，解决CPCI总线和ISA总线读/写操作速度不一致的问题。
[0035]ISA总线接口时序模块与局部ISA总线之间的接口连接如图2所示。两者之间的主要信号包括:数据信号SD、地址信号SA、读/写1设备信号10W/10R、读/写MEMORY设备信号MEMR/MEMW、地址锁存信号BALE。
[0036]时钟管理模块利用FPGA内部时钟网络和锁相环为CPCI局部总线接口扩展时序模块、ISA总线接口时序模块和CPCI总线匹配ISA总线时序接口模块提供工作时钟。
[0037]图4为该协议转换器1读访问局部时序图。
[0038]图5为该协议转换器访问流程图。主控CPU设备通过CPCI总线对ISA总线接口的MVB设备的实时访问的过程为:
[0039]I)确定CPCI总线访问空间10/MEM0RY，当CPCI总线以MEMROY方式访问插入停止数据传送信号STOP ;当CPCI总线以10方式访问插入等待信号S_WAIT，等待ISA总线设备准备好；
[0040]2)利用地址使能信号ADDR_VLD、读使能信号barx_rd、写使能信号barx_wr和字节使能信号S_CBE确定CPCI总线访问ISA总线的实际地址信号SA以及访问模式，访问模式包括读操作和写操作；
[0041 ] 3)作出ISA总线的地址锁存信号BALE ；
[0042]4)根据字节使能信号S_CBE，判断32位数据中被使能的字节数据，从中间数据缓存区BUFFER中筛选出相应的8位数据或16位数据与MVB设备进行数据交互；
[0043]5)根据ISA总线规定的读/写信号脉冲宽度，确定读/写10设备信号10W/10R或者读/写MEMORY设备信号MEMR/MEMW，进而完成主控CPU设备通过CPCI总线对ISA总线接口的MVB设备的实时访问。
[0044]本领域技术人员可理解附图只为一个优选的实施例的示意图，附图中的工作流程并不一定是实施本发明所必须的。
[0045]最后应说明的是:以上实施例仅用于说明本发明的技术方案，而非对其进行限制，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.CPCI总线和ISA总线的协议转换器，其特征在于:该协议转换器包括CPCI局部总线接口扩展时序模块、ISA总线接口时序模块、CPCI总线匹配ISA总线时序接口模块和时钟管理模块； 所述CPCI局部总线接口扩展时序模块通过地址与数据信号AD【31:0】、命令/字节使能信号C/BE【3:0】、从设备准备好信号TRDY、停止数据传送信号STOP、帧周期信号FRAME和主设备准备好信号IRDY与局部CPCI总线进行通讯； 所述ISA总线接口时序模块通过数据使能信号S_DATA_VLD、地址使能信号ADDR_VLD、读使能信号barx_rd、写使能信号barx_wr、字节使能信号S_CBE、数据信号D【31:0】和地址信号A【31:0】与所述CPCI局部总线接口扩展时序模块进行通讯； 所述ISA总线接口时序模块通过数据信号SD、地址信号SA、读/写1设备信号1W/10R、读/写MEMORY设备信号MEMR/MEMW、地址锁存信号BALE与局部ISA总线进行通讯； 所述CPCI总线匹配ISA总线时序接口模块通过打断重连信号USER_ST0P与所述CPCI局部总线接口扩展时序模块进行通讯； 所述时钟管理模块为所述CPCI局部总线接口扩展时序模块、所述ISA总线接口时序模块和所述CPCI总线匹配ISA总线时序接口模块提供工作时钟。
2.根据权利要求1所述的CPCI总线和ISA总线的协议转换器，其特征在于:所述CPCI局部总线接口扩展时序模块与局部CPCI总线进行通讯时，当CPCI总线以1方式访问时，在CPCI总线读/写操作中插入等待信号S_WAIT，对CPCI总线的从设备准备好信号TRDY进行控制。
3.根据权利要求1所述的CPCI总线和ISA总线的协议转换器，其特征在于:所述CPCI局部总线接口扩展时序模块与局部CPCI总线进行通讯时，当CPCI总线以MEMROY方式访问时，在CPCI总线读/写操作中插入停止数据传送信号STOP，并通过所述打断重连信号USER_ST0P打断停止数据传送信号STOP。
4.一种如权利要求1所述的CPCI总线和ISA总线的协议转换方法，其特征在于: 1)确定CPCI总线访问空间10/MEM0RY，当CPCI总线以MEMROY方式访问插入停止数据传送信号STOP ;当CPCI总线以10方式访问插入等待信号S_WAIT，等待ISA总线设备准备好； 2)利用地址使能信号ADDR_VLD、读使能信号barx_rd、写使能信号barx_wr和字节使能信号S_CBE确定CPCI总线访问ISA总线的实际地址信号SA和访问模式，访问模式包括读操作和写操作； 3)作出ISA总线的地址锁存信号BALE； 4)根据字节使能信号S_CBE，判断32位数据中被使能的字节数据，从中间数据缓存区BUFFER中筛选出相应的8位数据或16位数据与MVB设备进行数据交互； 5)根据ISA总线规定的读/写信号脉冲宽度，确定读/写10设备信号10W/10R或者读/写MEMORY设备信号MEMR/MEMW，进而完成主控CPU设备通过CPCI总线对ISA总线接口的MVB设备的实时访问。
【专利摘要】本发明涉及一种现场总线通讯技术领域，具体的说，涉及一种适用于铁道车辆CPU与车辆总线MVB设备之间通讯的CPCI总线和ISA总线的协议转换器和转换方法。该协议转换器的组成包括CPCI局部总线接口扩展时序模块、ISA总线接口时序模块、CPCI总线匹配ISA总线时序接口模块和时钟管理模块，CPCI总线通过该协议转换器实现ISA总线之间的通讯，通过协议转换器代替传统的转换桥片，无需更改牵引控制器结构和系统其它设备，灵活性强，功能多，且支持ISA总线的8位或16位数据宽度，支持CPCI总线设备对ISA总线设备的IO操作方式或MEMORY操作方式。
【IPC分类】H04L12-40
【公开号】CN104579885
【申请号】CN201510062421
【发明人】张亚伟, 朱孟祥, 秦娇梅, 王双
【申请人】青岛四方车辆研究所有限公司
【公开日】2015年4月29日
【申请日】2015年2月5日