与多个校验结果相比较，根据比较结果确定校验情况。
[0085]在一个具体的实施例中，SDH传输系统为OC192-C系统，本发明可以基于任何可编程的硬件平台，比如FPGA。下述内容为OC192-C系统中实现CRC校验电路对数据流进行校验的过程:
[0086]首先通过帧分离装置将每一帧分割为3个部分:帧前4字节，中间部分和帧后4字节，然后将每部分输入到异步buffer缓存装置，异步buffer缓存装置如图2所示，之后再进行下步处理。
[0087]帧分离装置的作用是解决OC192-C系统中帧与帧间隔最小为I字节，给CRC校验电路带来的不可线速校验的问题，因为通用CRC校验模块至少需要存在一个周期的初始化周期，若没有初始化周期，则校验下一帧的时候会出现校验电路异常或者校验结果出错的情况。
[0088]存入异步buffer缓存装置的每部分的读写时钟异步，位宽一致，但异步buffer缓存装置中每部分的深度有区别，按最小帧24bytes计算，其中异步buffer缓存装置的buffer Head和buffer Tail的深度为buffer Data的1/24即可；所有部分的时钟是有要求的，写端时钟为:(0C192-C线速率9.952Gbps) /系统位宽64bit即155.5Mhz，读端时钟需要高于写时钟，目前用于通信领域0C192-C系统的FPGA可以达到寄存器间500Mhz以上的时钟频率，本系统设计读时钟为300Mhz，小包24bytes情况下，处理开销比为:
[0089](4+4)/24 = 1/3
[0090]而读写时钟比为:
[0091]155.5/300)0.5>1/3
[0092]所以，异步buffer缓存装置的读写时钟可以满足异步buffer缓存装置两端的带宽匹配。
[0093]帧重组装置的目的是从异步buffer缓存装置读出buffer Head、buffer Tail和buffer Data三部分数据，读时序是有严格要求的，读时序参见图3所示，为了把完整帧送入到CRC校验装置，首先从buffer Head读出帧前4字节，下一周期读出帧中间数据部分，最后一周期读出帧后4字节。
[0094]读出各个异步buffer缓存装置的数据后，帧重组装置需要对以上3种异步buffer缓存装置的数据进行拼接，把每一帧除帧最后一周期数据进行Sbytes对齐操作，第一周期为4bytes的buffer Head数据与4字节的buffer Data数据进行8bytes拼接操作；中间数据为上周期4bytes与本周期4bytes数据拼接，以此类推，最后一周期数据也为拼接产生，对最后剩余的无法实现对齐拼接的数据帧还需要进行一个填“O”操作。
[0095]此外，以太网的CRC类型只有CRC32 —种，在实现校验电路时，只需要判断固定长度即可，但是在OC192-C系统中，存在两种CRC类型:CRC16和CRC32，相对于以太网来说，其校验时则需要在俩种电路之间切换，并且要进行可变长校验，帧长度也有两种。
[0096]为了实现CRC32与CRC16电路共存，本发明将重组后的数据帧流同时发送到CRC32和CRC16以及CRC校验装置中的一个2bit的DataValid寄存器中，利用MagicNum方法，再根据DataValid值，产生两个8选I电路，S卩16个校验结果，将CRC32和CRC16电路输出的结果与16个校验结果做比较，如果其中任何一个值与这16个校验结果匹配，则说明当前帧校验是正确的，如果CRC32和CRC16电路输出的结果不在其中，则说明当前帧校验是错误的。
[0097]根据本发明的实施例，还提供了一种基于SDH传输系统的数据校验装置，上述SDH传输系统可以包括:OC192-c系统、OC12-C系统、0C48_c系统、OC768_c系统。
[0098]如图4所示，该装置包括:
[0099]分割模块41，用于将数据帧分割为i个部分，i ^ 3，其中，第I部分和第i部分的大小小于其他部分；
[0100]存入模块42，用于将分割后的数据帧存入异步缓存装置，其中，存入异步缓存装置的数据帧在异步缓存装置中读写时钟异步，且位宽相同；
[0101]重组模块43，用于将异步缓存装置中的数据帧按预定规则进行重组；
[0102]校验模块44，用于对重组后的数据帧进行校验。
[0103]其中，异步缓存装置的读写时钟比kl大于处理开销比k2 ;
[0104]读写时钟比kl为异步缓存装置的写端时钟与读端时钟的比；
[0105]异步缓存装置的写端时钟为SDH传输系统的线速率与SDH传输系统的位宽的比；
[0106]异步缓存装置的处理开销比k2 = (a+b)/N,其中，a表示第I部分数据帧的大小，b表示第i部分数据帧的大小，N表示整个数据帧的大小。
[0107]此外，上述装置可以包括:
[0108]读取模块(未示出)，用于依次读取异步缓存装置中存储的分割后的数据帧；
[0109]拼接模块(未示出)，用于根据预定拼接大小将分割后的数据帧进行拼接；
[0110]处理模块(未示出)，用于对最后剩余的无法拼接组成预定大小的数据帧进行填零处理。
[0111]其中，上述装置还可以包括:
[0112]发送模块(未示出)，用于将重组后的数据帧发送至校验装置；
[0113]结果生成模块(未示出)，用于根据重组后的数据帧的有效值得出多个校验结果；
[0114]比较模块(未示出)，用于将校验装置的输出结果与多个校验结果相比较，根据比较结果确定校验情况。
[0115]综上所述，借助于本发明的上述技术方案，通过将SDH传输系统中的数据帧进行分割，然后传入异步缓存装置中，并且该异步缓存装置的读写时钟比大于处理开销比，并按照时序要求对异步缓存装置中分割后的数据帧进行读取，再按照预定大小对分割后的数据帧进行拼接重组，从而克服了 SDH传输系统中帧间隔最小为I字节，最小帧长度比以太网小近2倍从而给CRC校验电路带来的不可线速校验的问题；将重组后的数据帧流同时发送给SDH传输系统中CRC32和CRC16，并根据MagicNum以及DataValid值从而判断当前帧校验的正确性，进而实现了 CRC32和CRC16在SDH传输系统中的共存，将CRC校验可以应用到SDH传输系统中，为SDH传输系统中传输的数据流提供了一种可靠的校验机制，大大提高了传输数据的安全性以及可靠性。
[0116]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种基于SDH传输系统的数据校验方法，其特征在于，包括: 将数据帧分割为i个部分，i ^ 3，其中，第I部分和第i部分的大小小于其他部分； 将分割后的数据帧存入异步缓存装置，其中，存入所述异步缓存装置的数据帧在所述异步缓存装置中读写时钟异步，且位宽相同； 将所述异步缓存装置中的数据帧按预定规则进行重组并对重组后的数据帧进行校验。
2.根据权利要求1的所述方法，其特征在于，所述SDH传输系统包括:0C192-c系统、0C12-C 系统、0C48-C 系统、0C768-C 系统。
3.根据权利要求1的所述方法，其特征在于，所述异步缓存装置的读写时钟比kl大于处理开销比k2 ; 其中，所述读写时钟比kl为所述异步缓存装置的写端时钟与读端时钟的比； 所述异步缓存装置的写端时钟为所述SDH传输系统的线速率与所述SDH传输系统的位宽的比； 所述异步缓存装置的处理开销比k2= (a+b)/N,其中，a表示第I部分数据帧的大小，b表示第i部分数据帧的大小，N表示整个数据帧的大小。
4.根据权利要求1的所述方法，其特征在于，将所述异步缓存装置中的数据帧按预定规则进行重组，包括: 依次读取所述异步缓存装置中存储的分割后的数据帧； 根据预定拼接大小将分割后的数据帧进行拼接； 对最后剩余的无法拼接组成预定大小的数据帧进行填零处理。
5.根据权利要求1的所述方法，其特征在于，对重组后的数据帧进行校验，包括: 将重组后的数据帧发送至校验装置； 根据所述重组后的数据帧的有效值得出多个校验结果； 将所述校验装置的输出结果与所述多个校验结果相比较，根据比较结果确定校验情况。
6.一种基于SDH传输系统的数据校验装置，其特征在于，包括: 分割模块，用于将数据帧分割为i个部分，i ^ 3，其中，第I部分和第i部分的大小小于其他部分； 存入模块，用于将分割后的数据帧存入异步缓存装置，其中，存入所述异步缓存装置的数据帧在所述异步缓存装置中读写时钟异步，且位宽相同； 重组模块，用于将所述异步缓存装置中的数据帧按预定规则进行重组； 校验模块，用于对重组后的数据帧进行校验。
7.根据权利要求6的所述装置，其特征在于，所述SDH传输系统包括:0C192-c系统、0C12-C 系统、0C48-C 系统、0C768-C 系统。
8.根据权利要求6的所述装置，其特征在于，所述异步缓存装置的读写时钟比kl大于处理开销比k2 ; 其中，所述读写时钟比kl为所述异步缓存装置的写端时钟与读端时钟的比； 所述异步缓存装置的写端时钟为所述SDH传输系统的线速率与所述SDH传输系统的位宽的比； 所述异步缓存装置的处理开销比k2= (a+b)/N,其中，a表示第I部分数据帧的大小，b表示第i部分数据帧的大小，N表示整个数据帧的大小。
9.根据权利要求6的所述装置，其特征在于，包括: 读取模块，用于依次读取所述异步缓存装置中存储的分割后的数据帧； 拼接模块，用于根据预定拼接大小将分割后的数据帧进行拼接； 处理模块，用于对最后剩余的无法拼接组成预定大小的数据帧进行填零处理。
10.根据权利要求6的所述装置，其特征在于，包括: 发送模块，用于将重组后的数据帧发送至校验装置； 结果生成模块，用于根据所述重组后的数据帧的有效值得出多个校验结果； 比较模块，用于将所述校验装置的输出结果与所述多个校验结果相比较，根据比较结果确定校验情况。
【专利摘要】本发明公开了一种基于SDH传输系统的数据校验方法和装置，该数据校验方法包括：将数据帧分割为i个部分，i≥3，其中，第1部分和第i部分的大小小于其他部分；将分割后的数据帧存入异步缓存装置，其中，存入异步缓存装置的数据帧在异步缓存装置中读写时钟异步，且位宽相同；将异步缓存装置中的数据帧按预定规则进行重组并对重组后的数据帧进行校验。本发明通过将SDH传输系统中的数据帧进行分割、重组，从而解决了数据帧最小间隔为1字节；最小帧长度比以太网小近2倍，从而导致CRC校验电路不可线速校验的问题，实现了将CRC校验可以应用到SDH传输系统中。
【IPC分类】H04L1-00, H04J3-16
【公开号】CN104618055
【申请号】CN201410852024
【发明人】张磊, 窦晓光, 杨恩山, 甯青松, 耿雄飞, 许建卫, 刘立
【申请人】曙光信息产业(北京)有限公司
【公开日】2015年5月13日
【申请日】2014年12月31日