于列延时大小为串行输入光信号比特周期，使得串行输入 光信号沿着每行传输过程中，各比特信号同步到达各SLALOM，并结合a)中各行的错位同步 特性，可实现第1行序列bi，b2，……，％同步到达31^1^:5(1，1)，5(1，2)，……，S(1，N)， 与此同时第2行序列bN+1，bN+2,……，b2N可同步到达SLALOM:S(2, 1)，S(2, 2)，……，S(2,N)， 与此同时第M行序列b……，1%可同步到达31^1^:5从1)，5从2)，……， S(M，N)。
[0059] c)、此时，控制光脉冲经过IX(MXN)光分支器同步到达各SLALOM，并打开各 SLALOM的输出窗口，使得各SLALOM输出到达的光信号，从而实现MXN路并行输出。
[0060] 3)、延时单元设置方案二：
[0061] a)、输入的一个周期（NXM个比特光信号）内的串行光信号序列为bpb2,……， bw (对应的时序位置为：1\，T2，......，Tm)，串行光信号经过1XM光分支器分为M行，由于 行延时单元Di，D2,……，口^以1个比特光信号延迟为公差递减，使得相邻行光信号错位1 个比特光信号，使得列序列bi，b2，……，bM同步，列序列bM+1，bM+2，……，b2M同步，……，列 序列b(N-1)M+1，b(N-加坨，_ ......，bm同步；
[0062] b)、在每一行中，当无控制脉冲时各SLALOM呈反射状态，使得串行输入光信号被 逐级反射到下一个SLALOM;且由于列延时大小为M个串行输入光信号比特周期，使得串行 输入光信号沿着每行传输过程中，各比特信号同步到达各SLALOM，并结合a)中各行的错 位同步特性，可实现第1列序列bpb2，......，bM同步到达SLALOM:S(1, 1)，S(2, 1),......， S(M，1)，与此同时第2列序列bM+1，bM+2,……，b2M可同步到达SLALOM:S(1，2)，S(2, 2)，……， S (M，2)，与此同时第N行序列bfrl)M+1，bfrl)M+2，……，bw可同步到达SLALOM :S (1，N)， S(2,N), ......，S(M，N)。
[0063] c)、此时，控制光脉冲经过IX(MXN)光分支器同步到达各SLALOM，并打开各 SLALOM的输出窗口，使得各SLALOM输出到达的光信号，从而实现MXN路并行输出。
[0064] 根据以上原理，输入串行光信号的比特序列与并行输出端口的对应关系如表1所 不，表1(a)为延时单兀设置方案一对应关系，表1(b)为延时单兀设置方案二对应关系。[0065]
【主权项】
1. 一种易于扩展端口数的光串并转换器，其特征在于，包括： M行级联的SLALOM光串并转换单元，每i行SLALOM光串并转换单元又包括；N个半导 体光放大器环路镜（Semiconductor Laser Amplifier in a Loop Mirror,简称 SLALOM) S (i，j)、N个光环形器C(i，j)、N-1个列延时单元De(i，j)，其中，i表示行，j表示列；其连接 关系为：光环形器C (i，1)的端口 2连接SLALOM S (i，1)的输入端口 A,光环形器C (i，1)的 端口 1通过列延时单元De(i，1)连接光环行器C(i，2)的端口 3 ;光环形器C(i，2)的端口 2 连接SLALOM S(i，2)的输入端口 A，光环形器C(i，2)的端口 1通过列延时单元De(i，2)连 接光环行器C(i，3)的端口 3 ;……;光环形器C(i，N-l)的端口 2连接SLALOM S(i，N-l)的 输入端口 A，光环形器C (i，N-1)的端口 1通过列延时单元Dc (i，N-1)连接光环形器C (i，脚 的端口 3 ;光环形器C (i，脚的端口 2连接SLALOM S (i，脚的输入端口 A ; 1 XM光分支器和M-1个行延时单元Di ^M_i，1 XM光分支器将输入的串行光信号分出M 路，其中M-1路分别通过行延时单元输入到光环形器C (1，N)，C化脚，……，C (M-1，脚 的端口 1，剩下的一路直接输入光环路器C(M，N)的端口 1 ; IX (MXN)光分支器，输入端连接控制光脉冲信号，IX (MXN)光分支器的MXN个输出 端分别连接所述的M行SLALOM光串并转换单元中的各个SLALOM的控制端口 C ; 根据输入串行光信号的速率设置行、列延时单元延时，使得在MXN个比特串行光信号 时刻，MXN个比特光信号分别到达M行级联的SLALOM光串并转换单元的MXN个SLALOM ; 当控制光脉冲信号没有控制光脉冲时，高速串行光信号的光脉冲从输入端口进入 SLALOM后，从输入端口反射输出；而控制光脉冲信号有控制光脉冲时，高速串行光信号的 光脉冲从输入端口进入SLALOM后从输出端口透射输出； 通过行、列延时单元延时后，在MXN个比特串行光信号时刻，控制光脉冲信号的控制 光脉冲经过IX (MXN)光分支器到达各行SLALOM光串并转换单元中的各个SLALOM的控制 端口，并打开各SLALOM的输出窗口，使得各SLALOM透射输出输入端到达的光脉冲，使高速 的串行光信号各比特从各SLALOM输出，从而实现到低速并行光信号转换。
2. 根据权利要求1所述的光串并转换器，其特征在于，所述的延时单元设置方案一时 为： a) 、设置行延时单元〇1，〇2，……，Dm_i的值；D 1等于（M-1) XNXT b，等于 (M-^XNXTb，……，Dm_i等于IXNXTb;设置SLALOM环之间的列时延单元等于Tb;其中Tb 为串行输入光脉冲信号比特间隔； b) 、输入的串行光脉冲信号经过1 XM光分支器、行/列延时单元、光环形器，串行光脉 冲到达各SLALOM具有如下关系；输入第1、2、……N个比特光信号分别到达第一行SLALOM : 8(1，1)、S(l，2)、……S(1，N);输入第化1、N+2、……2N个比特光信号分别到达第二行 SLALOM ：S (2, 1)>S(2, 2). ......S (2,脚；......；输入第（M_l) X化1、（M_l) X化2、......MXN 个比特光信号分别到达第M行SLALOM ;S (M，1)、S (M，2)、……S (M，脚。
3. 根据权利要求1所述的光串并转换器，其特征在于，所述的延时单元设置方案二时 为： 3)、设置行延时单元〇1，〇2,……，DM_l的值；Dl等于（M-l)XTb，D2等于（M-リXTb，……， Dm_i等于1 XT b;设置SLALOM环之间的列时延单元等于MXT b;其中T b为串行输入光脉冲信 号比特间隔； b)、串行输入光脉冲信号经过1 XM光分支器、行/列延时单元、光环形器，串行输入 光脉冲到达各SLALOM具有如下关系；输入第1、2、……M个比特光信号分别到达第一列 SLAL0M;S(1，1)、S(2, 1)、……S (M，1);输入第M+UM+2、……2M个比特光信号分别到达第 二列 SLAL0M;S(1，2)、S^。、......S(M，。；......；输入第（N_l) XM+1、（N_l) XM+2、...... NXM个比特光信号分别到达第N列SLALOM ;S (1，脚、S (2,脚、……S (M，脚。
【专利摘要】本发明公开了一种易于扩展端口数的光串并转换器，为基于SLALOM(Semiconductor Laser Amplifier in a Loop Mirror，半导体光放大器环路镜)混合结构的光串并转换器。该光串并转换器采用M行、N列SLALOM单元组合的混合结构，根据输入光脉冲信号速率设置行延时和列延时，以及信号与控制脉冲的时序关系，可实现1到M×N路的串并转换。该光串并转换器由于采用并行与串行的混合结构，相比于纯串行(级联)结构减少了级联长度，提高了输出信号质量。此外，同时通过增加并行数目，可以大幅度的扩展并行输出端口数目，可用于光通信领域中的高速解复用、光信息处理和光交换系统中。
【IPC分类】H04B10-25
【公开号】CN104660334
【申请号】CN201510021406
【发明人】凌云, 廖丽丹, 贺彬彬, 申甦祺, 邱昆
【申请人】电子科技大学
【公开日】2015年5月27日
【申请日】2015年1月16日