一种含串并转换功能的光收发器的制造方法
【技术领域】
:
[0001 ] 本发明涉及芯片光接口中的光电转换技术和串并转换技术，具体涉及一种光收发器，其在完成光电转换的同时能够实现串并转换功能。
【背景技术】
:
[0002]随着高性能计算机计算速度从千万亿次级向万万亿次级的不断提升，微处理器芯片对信息的处理能力大幅提高，高性能计算机系统中计算节点之间的数据交换量以指数级增长，对互连网络接口带宽的需求不断提升。另一方面，超大规模集成电路技术日益逼近它的物理极限，尤其是在高性能计算机的处理器芯片与处理器芯片之间、处理器芯片和高速存储器芯片之间的互连通信，对板上互连网络的通信带宽和延迟提出了更高要求。而传统电互连方式受限于性能、带宽、损耗、串扰、布线密度、传输损耗、芯片引脚数目等问题，已逐渐无法满足高性能计算机对互连网络带宽的需求。目前包括国防科技大学、IBM、Cray等主流高性能计算机生产厂家已用性能更好、带宽更高、传输损耗更小、功耗更低且无串扰的光互连技术在板间互连领域全面取代电互连技术。同时，IBM、Intel等主流处理器生产厂商也在大力发展硅基CMOS光电混合集成工艺，制定芯片的光接口规范，将数字逻辑电路、模拟射频电路以及光路元件混合集成在同一块硅基芯片上，使并行电信号和串行光信号之间的转换不再受限于芯片引脚数目，为实现光接口处理器芯片准备了坚实的工艺实现基础。
[0003]由于数字逻辑电路处理的是高度并行的低速电信号，而光通信链路传输的是串行的高速光信号，芯片的光接口需要在芯片内部完成低速并行电信号的串并转换和光电转换得到高速串行光信号。目前各个厂商提出的芯片光接口实现方案大多是对现有光电转换方案的芯片集成化，基本实现原理是将串并转换和光电转换分别独立完成，再采用多芯片封装技术或单芯片集成技术完成光接口的集成。在该方案中，低速并行电信号与高速串行光信号之间是以高速串行电信号作为过渡的间接转换:采用高速串并转换电路(SerDes)将低速并行电信号转换成高速串行电信号；然后，采用高速驱动(Driver)放大(Amplifier)电路以及光的调制、探测器件将高速串行电信号转换成高速串行光信号。由于采用两级间接转换，并需要高速串行电信号作为过渡，这给传统方案带来很多限制。首先，尽管光互连技术具有低功耗的优点，但传统方案沿用了高功耗的SerDes电路，使消耗在传输过程中的功耗依旧极大，以目前市场上单通道25Gbps的EDR(Enhanced Data Rate，增强速率)技术为例，SerDes电路的功耗已经占到结点输入输出芯片总功耗的75%以上，对于路由芯片这一比例更是高达90%以上。其次，尽管光通信的单通道的理论速率可以达到10Gbps以上，硅基调制器和探测器的调制解调速率目前也已达到56Gbps以上，但间接转换所需高速SerDes电路目前尚无法提供如此高速率的高速电信号，高速驱动放大电路也无法工作在如此高的频率上，这限制了光作为通信载波的潜能，进而限制了链路串行速率的提升，约束了处理器芯片的接口带宽。最后，由于需要高速串行电信号作为过渡，高速串行电信号在PCB板上的传输距离问题和时钟歪斜问题也给PCB板的设计带来了很大的挑战。
【发明内容】
:
[0004]本发明要解决的技术问题是提供一种低速并行电信号与高速串行光信号之间的直接转换解决方案，在进行光电转换的同时在光路上实现串并转换，摆脱现有光收发器间接转换对高功耗SerDes电路的依赖，解除高速串行电信号对调制频率的限制，降低信息传输过程中的功耗，并提升处理器芯片接口带宽。
[0005]为解决上述技术问题，本发明采用的技术方案为:利用时分复用技术，通过高速切换的光开关和精确控制的光载波导延迟线(简称光延迟线)在光路上实现串并转换，光学器件以并行的低频信号与调制/解调电路对接，巧妙的避免带编码的高速电信号出现，使调制解调电路工作在低主频区间。为保证各个调制通道输出的信号的幅度等高，本发明采用高速切换的光开关分割连续光源，对每路调制通道产生独立的脉冲光源，以避免各个调制通道相互之间的干扰。实现N(N为自然数)路并行电信号(主频为f)与N倍频的串行光信号(信号周期为τ)之间的直接转换。并行度N、主频f和串行光信号周期τ之间的关系为NfT = I。具体技术方案如下:
[0006]一种含串并转换功能的可集成光收发器，由光发射模块和光接收模块构成，如图1所示。光发射模块从光收发器的输入端接收并行输入电信号、连续光源、发射时钟，并在发射时钟的驱动下完成并行电信号到串行光信号的转换，即实现调制功能和串行化，输出串行光信号；光接收模块从光收发器的输入端接收串行光信号、接收时钟，并在接收时钟的驱动下完成串行光信号到并行电信号的转换，即实现解调功能和解串行化，输出并行输出电信号。光发射模块和光接收模块相互独立，分别由两套频率为主频f的发射时钟和接收时钟独立协调同步。
[0007]如图2所示，光发射模块由通过光延迟线连接的N级分时调制子模块(记为第一级分时调制子模块、第二级分时调制子模块，…，第N级分时调制子模块，每一级分时调制子模块的结构和功能相同)、发射端脉冲型驱动器和第一光吸收器构成，光发射模块的输入端连接输入电信号、连续光源、发射时钟，光发射模块的输出端输出光信号。因为N级分时调制子模块输入输出的光分为包含光信号的光载波和不含光信号的光载波两种，N级分时调制子模块中将连续光源以及传输不含光信号的光延迟线称为光源总线，传输包含光信号的光延迟线称为光信号总线，光源总线和光信号总线是逻辑概念，在物理实体上均是光延迟线。记光在硅波导中的有效折射率为r (r为大于等于I的实数)，光速为c，要产生时长为τ (即串行光信号的信号周期)的延迟，则设置长度I = C τ/r的光延迟线。光发射模块从输入端接收发射时钟、连续光源和输入电信号，发射端脉冲型驱动器在发射时钟的驱动下，向N级分时调制子模块并行输出N路周期为N τ、脉宽等于τ、幅度为5?7V的发射端电压型驱动脉冲，同时驱动N级分时调制子模块。N级分时调制子模块从输入端并行接收N路并行输入电信号，从发射端脉冲型驱动器并行接收N路发射端电压型驱动脉冲；Ν级分时调制子模块的第一级分时调制子模块在光源总线上的输入端接连续光源，作为整个光发射模块的载波源，光信号总线上的输入端置空#级分时调制子模块的相邻分时调制子模块之间在光源总线用长度为I的一段光延迟线连接，该段光延迟线从上一级分时调制子模块接收光载波，产生时长为τ的延迟，将延迟后的光载波传输给下一级分时调制子模块，作为下一级分时调制子模块在在光源总线上的输入；相邻分时调制子模块之间在光信号总线上也有一段相同的光延迟线，该段光延迟线从上一级分时调制子模块接收光载波，产生时长为τ的延迟，将延迟后的光载波传输给下一级分时调制子模块，作为下一级分时调制子模块在在光信号总线上的输入；第N级分时调制子模块在光源总线上的输出端接入第一光吸收器，第一光吸收器将残余光吸收，避免反射光干扰，第N级分时调制子模块在光信号总线上的输出端作为整个光发射模块的输出端发射N倍频的串行光信号。当发射端电压型驱动脉冲处于低电平时，N级分时调制子模块同时从光源总线上接收连续光源，作为光源总线输入；当发射端电压型驱