用于收发器的灵活prbs架构的制作方法
【技术领域】
[0001] 本发明大体来说涉及一种收发器，且更特定来说，涉及一种具有灵活架构的物理 收发器（PHY)。
【背景技术】
[0002] 图1展示常规系统100的实例。在此系统100中，主机102-1到102-N(举例来说， 其可为计算机、路由器或交换机）能够通过网络接口 104-1到104-N经由通信媒体112(举 例来说，其可为光纤、底板或双绞线）彼此进行通信。在此实例中，网络接口 104-1到104-N 采用电底板上以太网且更具体来说采用l〇GBase-KR。对10GBase-KR的描述可见于电气 与电子工程师协会（Institute of Electrical and Electronics Engineers ;IEEE)标准 802. 3-2008(其日期为2008年12月26日且其出于所有目的而以引用方式并入本文中）中。 这些网络接口 104-1到104-N采用媒体接入控制（MAC)电路106-1到106-N，电路106-1到 106-N经由媒体独立接口（MII)108-1到108-N(其通常可具有半双工或全双工操作）与PHY 110-1到110-N进行通信，这些中的每一者均在IEEE标准802. 3-2008中予以描述。
[0003] 然而，此处所关注的是PHY 110-1到110-N，且如在图2中可更详细地看到， PHY110-1到110-N(下文称PHY 110)，PHY 110采用数个子层。此PHY 110可为独立集成电 路（1C)或可与MAC电路（即，MAC电路106-1)及MII 108集成在一起。如所展示，PHY110 通常由以下各项构成：物理媒体相依（PMD)子层逻辑212、物理媒体附接（PMA)子层逻辑 210、前向错误校正（FEC)子层逻辑204,及物理译码（PCS)子层逻辑202。这些子层逻辑电 路202、204、210及212彼此交互以在MII 108与通信媒体112之间提供通信。对于发射， FEC子层逻辑204采用如IEEE标准802. 3-2008第74款中所描述的编码器206,且对于接 收，FEC子层逻辑204采用如IEEE标准802. 3-2008第74款中所描述的解码器308。
[0004] 如在图3中可看到，PCS子层逻辑202可为具有PCS发射器302及PCS接收器304 的收发器。在此实例中，发射器302能够从MII 108接收数据、借助编码器306对数据进行 编码、借助置乱器308对经编码数据进行置乱，并借助齿轮箱310进行转换（以便由FEC子 层逻辑204使用）。在此实例中，接收器304能够使用齿轮箱312转换来自FEC子层逻辑 204的数据、借助解置乱器314对数据进行解置乱，并借助解码器316对数据进行解码（以 供与MII 108 -起使用）。举例来说，PCS子层逻辑202的细节可见于IEEE标准802. 3-2008 第48及74款中。
[0005] 此处所关注的是置乱器308及解置乱器314。在此实例中，置乱器308及解置乱 器314能够执行数据置乱/解置乱及错误检查。借助PHY 110-1到110-N对数据进行置乱 /解置乱的一个目的是实质上将数据随机化以减少电磁干扰（EMI)的影响且改进信号完整 性。这通常通过使用借助指定多项式产生的伪随机位序列（PRBS)来实现。举例来说，对于 8b/10b编码，可采用PRBS-7 (或l+x6+x7)，且对于同步光学连网或SONET (如ITU0. 150中所 指定），可采用PRBS-23 (或X23+X18+l)。类似地，可采用此PRBS信令来进行错误检查。
[0006] 然而，如上文所证实，一个多项式通常并不适用于所有标准（例如，802. 3-2008及 SONET);每一标准通常指定其自身的多项式。惯例上，这意味着每一 PHY(例如，110-1)将 针对特定标准加以设计（例如，针对802. 3-2008,为PRBS-7)且将缺乏与其它标准一起使用 的灵活性。造成这种情形的原因是，用于PHY(例如，110-1)的串行及并行实施方案将在面 积、价格及功率消耗方面过于昂贵以致不能普遍适用。
[0007] 因此，需要一种灵活的收发器架构。
[0008] 以下文献中描述了常规系统的一些实例：第4, 744, 104号美国专利；第5, 267, 316 号美国专利；第6, 820, 230号美国专利；第6, 907, 062号美国专利；第7, 124, 158号美国专 利；第7, 414, 112号美国专利；第7, 486, 725号美国专利；第7, 505, 589号美国专利；及第 2003/0014451号美国专利公开案；第2007/008997号美国专利公开案；及第2007/0098160 号美国专利公开案。
【发明内容】
[0009] 根据一实施例，提供一种设备。所述设备包括：多项式寄存器，其具有多个位，其中 所述多项式寄存器经配置以存储用户定义的多项式；第一总线；第二总线；收发器，其耦合 到所述第一总线、所述第二总线及所述多项式寄存器，其中所述收发器包含：伪随机位序列 (PRBS)产生器，其经配置以根据所述用户定义的多项式产生经置乱信号；及PRBS检查器， 其经配置以使用所述用户定义的多项式从第二信号产生经解置乱信号。
[0010] 根据一实施例，所述第一总线进一步包括第一输入总线及第二输入总线，且其中 所述第二总线进一步包括第一输出总线及第二输出总线，且其中所述PRBS产生器耦合到 所述第一输出总线，且其中所述PRBS检查器耦合到所述第二输入总线。
[0011] 根据一实施例，所述第一输入总线具有可编程宽度。
[0012] 根据一实施例，所述PRBS检查器进一步包括：第一矩阵电路，其经配置以包含对 应于所述用户定义的多项式的第一矩阵；第二矩阵电路，其经配置以包含对应于所述用户 定义的多项式的第一矩阵；第一乘法器，其耦合到所述第二矩阵电路且耦合到编码器及所 述第二输入总线中的相应一者；数据寄存器，其耦合到所述第二输入总线；第二乘法器，其 耦合到所述第一矩阵电路及所述数据寄存器；"异或"电路，其耦合到所述第一及第二乘法 器；及错误计数器，其耦合到所述"异或"电路。
[0013] 根据一实施例，所述数据寄存器进一步包括第一数据寄存器，且其中所述PRBS产 生器进一步包括：第三矩阵电路，其经配置以包含对应于所述用户定义的多项式的第三矩 阵；第三乘法器，其耦合到所述第三矩阵电路；第一多路复用器，其耦合到所述第三乘法器 且经配置以接收种子；第二数据寄存器，其耦合到所述第一多路复用器及所述第二数据寄 存器。
[0014] 根据一实施例，所述收发器进一步包括耦合到所述PBRS产生器及所述PRBS检查 器的检测器。
[0015] 根据一实施例，所述多项式寄存器具有32个位。
[0016] 根据一实施例，提供一种设备。所述设备包括：媒体接入控制（MAC)电路；接口， 其耦合到所述MAC电路；物理收发器（PHY)，其具有：多项式寄存器，其具有多个位，其中所 述多项式寄存器经配置以存储用户定义的多项式；第一总线，其耦合到所述接口；第二总 线；收发器，其耦合到所述第一总线、所述第二总线及所述多项式寄存器，其中所述收发器 包含：伪随机位序列（PRBS)产生器，其经配置以根据所述用户定义的多项式产生经置乱信 号；及PRBS检查器，其经配置以使用所述用户定义的多项式从第二信号产生经解置乱信 号。
[0017] 根据一实施例，所述PHY进一步包括耦合到所述PBRS产生器及所述PRBS检查器 的检测器。
[0018] 根据一实施例，所述设备进一步包括耦合到所述PHY的通信媒体。
[0019] 根据一实施例，所述检测器经配置以使用所述PRBS产生器及所述PRBS检查器来 对所述通信媒体进行表征。
[0020] 根据一实施例，所述设备进一步包括耦合到所述MAC电路的主机。
[0021] 根据一实施例，提供一种方法。所述方法包括：从具有多个位的多项式寄存器检 索用户定义的多项式；至少部分地基于所述用户定义的多项式而产生第一、第二及第三矩 阵；使用所述第一矩阵产生第一 PRBS数据集；经由通信媒体发射所述第一 PRBS数据集；经 由所述通信媒体接收第二PRBS数据集；及使用所述第二及第三矩阵来确定关于所述第二 PRBS数据集的位错误的数目。
[0022] 根据一实施例，所述方法进一步包括：调整所述第一 PRBS数据集；及重复所述发 射、接收及确定步骤。
[0023] 根据一实施例，所述方法进一步包括至少部分地基于位错误的所述数目而对通信 信道进行表征。
【附图说明】
[0024]图1是常规系统的实例的图；
[0025] 图2是