基于cpci总线的短波收发数字信号处理电路的制作方法
【专利摘要】本发明公开了一种基于CPCI总线的短波收发数字信号处理电路，包括1个FPGA芯片和1个DSP芯片，所述FPGA芯片和DSP芯片之间通讯连接，所述DSP芯片上设置有CPCI总线接口；所述FPGA芯片用于实现电路内部的逻辑控制、多路信号的上/下变频及滤波处理和对外接口控制；所述DSP用于实现收发通道的信号处理，按照发射机控制协议控制发射机端的候选器、功放以及天调，按照接收机控制协议控制接收机的预选器。本发明提供的基于CPCI总线的短波收发数字信号处理电路，能够实现将收发功能合成到一个电路中。
【专利说明】基于CPCI总线的短波收发数字信号处理电路
【技术领域】
[0001]本发明涉及一种基于CPCI总线的短波收发数字信号处理电路，属于电子电路设计技术。
【背景技术】
[0002]本发明是为短波收发一体化集成设备所设计的。在以往的短波大功率通信设备中，收、发信数字信号处理电路是相互独立的，体积大，占用空间也多。市场上的收发数字信号处理电路输入输出都是中频信号，需要额外的混频模块；而市场上缺乏零中频的短波数字信号处理模块，导致设备的集成度不高。随着高性能的DSP和FPGA芯片的应用，可以实现集成度高的收发电路；通过成熟的CPCI技术，可推出扩展性强的收发数字信号处理电路。
【发明内容】
[0003]发明目的:为了克服现有技术中存在的不足，本发明提供一种基于CPCI总线的短波收发数字信号处理电路，将收发功能合成到一个电路上。
[0004]技术方案:为解决上述技术问题，本发明采用的技术方案为:
[0005]基于CPCI总线的短波收发数字信号处理电路，该收发数字信号处理电路接收外部频率合成电路提供的时钟信号、对外部射频电路的中频信号进行解调处理、将音频信号通过零中频技术调制成短波射频信号并发送给外部射频电路进行放大、通过CPCI总线与主控模块通信；包括I个FPGA芯片和I个DSP芯片，所述FPGA芯片和DSP芯片之间通讯连接，所述DSP芯片上设置有CPCI总线接口 ；所述FPGA芯片用于实现电路内部的逻辑控制、多路信号的上/下变频及滤波处理和对外接口控制，同时FPGA芯片将做业务功能所需的中音频数据通过高速串口发送给外部的业务模块、通过高速串口接收业务模块的数据；所述DSP用于实现收发通道的信号处理，按照发射机控制协议控制发射机端的候选器、功放以及天调，按照接收机控制协议控制接收机的预选器。
[0006]具体来说，所述DSP芯片的收发通道的信号处理工作，具体包括发射通道的AD畸变补偿滤波、发射通道的AGC调整、发射通道AM调制、发射通道合并等步骤，同时也完成接收通道的滤波、接收通道的数字AGC和接收通道的解调处理等步骤。所述FPGA芯片和DSP芯片实时交互处理数据。
[0007]优选的，所述FPGA芯片实现多路信号的上/下变频及滤波处理所采用的器件分别为上变频器和下变频器实现，其中上变频器采用AD9857、下变频器采用HSP50216。
[0008]优选的，所述FPGA芯片将做业务功能所需的中音频数据通过高速串口发送给外部的业务模块、通过高速串口接收业务模块的数据中，所使用的高速串口为串口通信芯片MAX488。
[0009]优选的，所述DSP芯片上连接有3个外部音频采样AD芯片，所述DSP芯片将3个外部音频采样AD芯片采集到的音频信号通过零中频技术调制成短波射频信号。优选的，所述外部音频采样AD芯片为AD73322。[0010]优选的，所述收发通道上设置有一个AD芯片，所述上变频处理后的信号首先送至AD芯片，然后DSP芯片控制AD芯片调制产生一路短波射频信号，通过发送通道发送出；所述接收通道接收一路中频信号，首先通过AD芯片进行采样，然后再通过下变频处理后，送至FPGA芯片和DSP芯片进行解调处理。优选的，所述AD芯片AD9244。
[0011]一般来时，CPCI总线提供+12V、-12V、+5V、+3.3V的电压，所述收发数字信号处理电路内部使用两片TPS54312芯片稳压产生+0.2V电压，提供给FPGA芯片和DSP芯片。
[0012]有益效果:本发明提供的基于CPCI总线的短波收发数字信号处理电路，能够实现将收发功能合成到一个电路中；该电路采用零中频发射电路，不需要额外的混频电路，能够提高集成度、减少设备体积和重量；该电路域主控模块之间采用CPCI总线方向通信，具有可扩展性强、传输速率高、通信可靠性好等优势；该电路可以通过CPCI总线进行软件加载，无须打开机器，具有灵活的软件可编程性，方便、平滑的升降功能。
【专利附图】
【附图说明】
[0013]图1为本发明的结构示意图；
[0014]图2为图1中A/D芯片的接线图；
[0015]图3为图1中50216下变频器芯片的接线图；
[0016]图4为图1中DSP6416芯片的接线图；
[0017]图5为图1中三个AD7330芯片的接线图；
[0018]图6为图1中574245芯片的接线图；
[0019]图7为图1中上变频器芯片的接线图；
[0020]图8为图1中电源部分的接线图；
[0021]图9为图1中EP2SGX30DFFPGA芯片的接线图；
[0022]图10为本发明在实际使用时的接线图。
【具体实施方式】
[0023]下面结合附图对本发明作更进一步的说明。
[0024]如图1至9所示为一种基于CPCI总线的短波收发数字信号处理电路，该收发数字信号处理电路接收外部频率合成电路提供的时钟信号、对外部射频电路的中频信号进行解调处理、将音频信号通过零中频技术调制成短波射频信号并发送给外部射频电路进行放大、通过CPCI总线与主控模块通信；包括I个FPGA芯片EP2SGX30、1个DSP芯片TMS320C6416、1个上变频器AD9857、I个下变频器HSP50216、I个AD芯片AD9244、3个外部音频采样的AD芯片AD73322、FPGA的串行FLASH芯片EPCS16SI16N、串口通信芯片MAX488等；CPCI总线提供+12V、-12V、+5V、+3.3V的电压，电路内部使用两片TPS54312芯片稳压产生+1.2V提供给DSP芯片和FPGA芯片。
[0025]所述DSP芯片上设置有CPCI总线接口 ；所述FPGA芯片和DSP芯片之间通讯连接，并实时交互处理数据。
[0026]所述FPGA芯片用于实现电路内部的逻辑控制、多路信号的上/下变频及滤波处理和对外接口控制，同时FPGA芯片将做业务功能所需的中音频数据通过高速串口发送给外部的业务模块、通过高速串口接收业务模块的数据。所述FPGA芯片将做业务功能所需的中音频数据通过高速串口发送给外部的业务模块、通过高速串口接收业务模块的数据中，所使用的高速串口为串口通信芯片MAX488。
[0027]所述DSP用于实现收发通道的信号处理，按照发射机控制协议控制发射机端的候选器、功放以及天调，按照接收机控制协议控制接收机的预选器；具体包括发射通道的AD畸变补偿滤波、发射通道的AGC调整、发射通道AM调制、发射通道合并等步骤，同时也完成接收通道的滤波、接收通道的数字AGC和接收通道的解调处理等步骤。所述FPGA芯片和DSP芯片实时交互处理数据。所述DSP芯片上连接有3个外部音频采样AD芯片，所述DSP芯片将3个外部音频采样AD芯片采集到的音频信号通过零中频技术调制成短波射频信号。优选的，所述外部音频采样AD芯片为AD73322。
[0028]所述收发通道上设置了一个AD芯片AD9244，所述上变频处理后的信号首先送至AD9244，然后DSP芯片控制AD9244调制产生一路短波射频信号(无需外部中频本振信号)，通过发送通道发送出；所述接收通道接收一路中频信号，首先通过AD9244进行采样，然后再通过下变频处理后，送至FPGA芯片和DSP芯片进行解调处理。
[0029]为了提高电路内部的收发射频信号之间的隔离度，在电路板的射频输入和输出端加上屏蔽罩，这样就能降低相互通道之间的干扰，很大地提高电磁兼容性。
[0030]上述电路在使用时的接线如图10所示，短波收发数字信号处理电路通过CPCI总线与设备内主控模块通信，接收主控模块的控制命令，并将各状态信息提供给主控模块。外部的频率合成电路提供数字信号处理电路所需的时钟信号，同时射频电路的中频信号送给数字信号处理电路作解调处理。数字信号处理电路可以将音频信号调制成短波射频信号，送给射频电路放大，调制部分采用零中频技术。
[0031]以上所述仅是本发明的优选实施方式，应当指出:对于本【技术领域】的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.基于CPCI总线的短波收发数字信号处理电路，其特征在于:包括I个FPGA芯片和I个DSP芯片，所述FPGA芯片和DSP芯片之间通讯连接，所述DSP芯片上设置有CPCI总线接口 ；所述FPGA芯片用于实现电路内部的逻辑控制、多路信号的上/下变频及滤波处理和对外接口控制，同时FPGA芯片将做业务功能所需的中音频数据通过高速串口发送给外部的业务模块、通过高速串口接收业务模块的数据；所述DSP用于实现收发通道的信号处理，按照发射机控制协议控制发射机端的候选器、功放以及天调，按照接收机控制协议控制接收机的预选器。
2.根据权利要求1所述的基于CPCI总线的短波收发数字信号处理电路，其特征在于:所述FPGA芯片实现多路信号的上/下变频及滤波处理所采用的器件分别为上变频器和下变频器实现，其中上变频器采用AD9857、下变频器采用HSP50216。
3.根据权利要求1所述的基于CPCI总线的短波收发数字信号处理电路，其特征在于:所述FPGA芯片将做业务功能所需的中音频数据通过高速串口发送给外部的业务模块、通过高速串口接收业务模块的数据中，所使用的高速串口为串口通信芯片MAX488。
4.根据权利要求1所述的基于CPCI总线的短波收发数字信号处理电路，其特征在于:所述DSP芯片上连接有3个外部音频采样AD芯片，所述DSP芯片将3个外部音频采样AD芯片采集到的音频信号通过零中频技术调制成短波射频信号。
5.根据权利要求4所述的基于CPCI总线的短波收发数字信号处理电路，其特征在于:所述外部音频采样AD芯片为AD73322。
6.根据权利要求1所述的基于CPCI总线的短波收发数字信号处理电路，其特征在于:所述收发通道上设置有一个AD芯片，所述上变频处理后的信号首先送至AD芯片，然后DSP芯片控制AD芯片调制产生一路短波射频信号，通过发送通道发送出；所述接收通道接收一路中频信号，首先通过AD芯片进行采样，然后再通过下变频处理后，送至FPGA芯片和DSP芯片进行解调处理。
7.根据权利要求6所述的基于CPCI总线的短波收发数字信号处理电路，其特征在于:所述AD芯片AD9244。
【文档编号】H04B1/40GK103763001SQ201410007726
【公开日】2014年4月30日 申请日期:2014年1月7日 优先权日:2014年1月7日
【发明者】俞春华, 吴立强 申请人:熊猫电子集团有限公司, 南京熊猫汉达科技有限公司