一种信号高效处理方法
【技术领域】
[0001] 本发明涉及信号采集，特别涉及一种图像信号采集处理方法。
【背景技术】
[0002] 随着图像与视频处理技术、网络技术和自动控制技术的发展，视频监控系统已从 早期模拟监控过渡到数字化网络监控。数字视频监控系统是以数字视频的压缩、传输、存储 和播放为核心，并采用先进的数字图像压缩、编码、解码和传输技术，从而实现可视化监控。 传统的视频采集系统仅支持几种制式的视频数据，很难清晰地抓拍到目标快速变化的瞬时 图片，而很多高帧频的摄像头只是对图像进行了简单的采集，并未经过信号的数字的分析 处理，使得图像数据的信道传输和存储速度无法摆脱瓶颈。
【发明内容】
[0003] 为解决上述现有技术所存在的问题，本发明提出了一种信号高效处理方法，包 括：
[0004] 通过CPLD完成对视频数据的采集并将采集的视频数据缓存在内部队列中，将内 部队列的数据打包并行传输至编码芯片，编码芯片对图像进行JPEG压缩，压缩后的数据通 过AGP总线传输给控制上位机，然后通过上位机对图像进行解码显示。
[0005] 优选地，所述将采集的视频数据缓存在内部队列中，进一步包括：
[0006] 将输入的视频数据流以帧为单位交替地写入两个不同的SDRAM存储单元，在写入 其中一块SDRAM的同时，将另一块SDRAM中的数据读出，并送到数据编码单元进行运算；
[0007] 编码芯片接收到CPLD传输的图像数据后，以帧为单位交替写入两块SDRAM存储 器，与此同时，数据被交替读出，输出给数据压缩单元进行编码；
[0008] 编码芯片上电复位后，芯片内程序从Flash起始处加载并启动，通过二次引导，将 应用程序全部搬移到编码芯片内存中，然后跳转到入口函数，完成初始化配置，并等待CPLD 的外部中断触发信号；CPLD采集到数据后，缓存到接口队列中，并以中断的方式触发编码 芯片的DMA进程，编码芯片以DMA的方式将数据存储到SDRAM中，若一帧图像传输完毕，则 触发软中断，进入JPEG编码子程序；编码完成后，再次触发DMA进程，将数据回传给CPLD ;
[0009] 所述压缩后的数据通过AGP总线传输给控制上位机，进一步包括：
[0010] AGP总线接口内部逻辑先判断总线启动信号，若该引脚电平由高变低，则启动一次 数据传输过程，然后判断读写信号电平LWR，若LWR为1，表示AGP写过程，否则为读过程；在 AGP读过程中包括读状态和读数据，通过地址总线LA来判断，在读过程中，若LA = 04H，则 为读寄存器状态；若LA = A0H，则为读批量图像数据；而写过程中，若LA = 01H，则为系统复 位，立即执行，不写入寄存器；若LA = 02H，则为命令下载，需要将命令字写入相应寄存器； 若LA = 03H，则为命令刷新，立即执行，不写入寄存器；所述CPLD的IP核包括队列数据缓 存器，位宽为32位，与AGP总线位宽相匹配；在CPLD内部增添了数据方向控制模块，保证数 据有序地下载和上传。
[0011] 优选地，所述编码芯片对图像进行JPEG压缩，进一步包括：
[0012] 首先对图像进行分块处理，然后对每一个像素分块进行离散余弦变换，保留低频 系数，去除高频系数，再对矩阵系数进行量化和；最后进行编码，实现图像的压缩，在分块处 理之前，通过以下过程将RGB转换成YcbCr形式：
[0013] Y = 0. 299R+0. 587G+0. 114B
[0014] Cb =-0.169R-0. 331G+0. 5B+128
[0015] Cr =0.5R-0. 419G-0. 081B+128
[0016] 然后将多个亮度分量子块和两个色度分量子块构成的一个编码单元作为最小编 码单元，在分割图像时，对初始图像进行填充，使其宽度和高度为8的倍数。
[0017] 本发明相比现有技术，具有以下优点：改善信号传输存储速度，降低了对信道宽度 以及存储空间大小的要求。
【附图说明】
[0018] 图1是根据本发明实施例的信号高效处理方法的流程图。
【具体实施方式】
[0019] 下文与图示本发明原理的附图一起提供对本发明一个或者多个实施例的详细描 述。结合这样的实施例描述本发明，但是本发明不限于任何实施例。本发明的范围仅由权 利要求书限定，并且本发明涵盖诸多替代、修改和等同物。在下文描述中阐述诸多具体细节 以便提供对本发明的透彻理解。出于示例的目的而提供这些细节，并且无这些具体细节中 的一些或者所有细节也可以根据权利要求书实现本发明。
[0020] 本发明的一方面提供了一种信号高效处理方法。图1是根据本发明实施例的信号 高效处理方法流程图。本发明利用多接口、高速率传输的图像处理系统，由CPLD采集数字 化后的视频图像数据，通过编码芯片将采集的数据进行编码压缩，然后再将编码压缩后的 数据通过AGP总线传输给上位机，最后再通过上位机对图像进行解压缩并显示。
[0021] 本发明通过CPLD，对视频解码器进行配置，并接收视频解码器输出的图像数据； 同时，采用了通用输出接口，接收标准数字相机输出的图像数据。在CPLD完成对视频数据 的采集并经内部队列缓存后，将数据打包并行传输给编码芯片，编码芯片对图像进行JPEG 压缩，压缩后的数据通过AGP总线传输给控制上位机，然后通过上位机对图像进行解码显 不〇
[0022] 视频传输协议是以帧为单位传输，采用隔行扫描。视频解码器采用同步信号嵌入 数据内部的输出方式。CPLD完成图像数据的接收后，经过格式变换及滤波将图像数据传输 给编码芯片进行压缩。压缩打包完成后，将数据回传给CPLD，通过CPLD控制AGP总线接口 时序，将数据最终上传给上位机。为了满足图像数据高速、双向、实时的传输，在编码芯片与 CPLD之间设计了两个高速的队列缓冲。
[0023] 在CPLD内部IP核中创建了内部队列，数据宽度为32位，存储容量为3MX 32位。 采用了独立的读时钟和写时钟，数据达到半满，半满标志位置1 (half_flag = " 1"）；达到 满，满标志置l(full_flag = "l"）。视频数据采集、处理完成之后，CPLD通过队列的满标 志查看队列是否已满，如果未满，则将32位图像数据在写时钟的逻辑控制下写入到队列； 将半满信号连接到编码芯片的中断引脚，半满信号置高，会触发编码芯片的DMA进程，将队 列中的图像数据读出。同理，编码芯片通过外设接口将CPLD作为其外部存储空间，压缩后 的数据通过DMA写到CPLD内部的另一个队列，半满信号触发CPLD内部读数进程，将数据读 出，通过AGP总线上传到控制上位机。
[0024] 对图像数据处理流程，源图像先经过正向预处理后进行离散小波变换，然后对变 换的小波系数进行量化处理和熵编码，最后将熵编码后获得的图像数据打包成压缩数据包 输出。解码则按照压缩码流中提供的各个参数将编码过程进行逆向操作，最终将源图像重 构还原出来。
[0025]为了防止在编码过程中造成数据的丢失，在采集与编码电路之间设计一组帧缓存 电路。输入的视频数据流以帧为单位交替地写入两个不同的SDRAM存储单元，在写入其中 一块SDRAM的同时，将另一块SDRAM中的数据读出，并送到数据编码单元进行运算。这样数 据的输入/输出都是不间断的，非常适合流水线式操作，完成数据的无缝缓存和处理。
[0026] 编码芯片接收到CPLD传输的图像数据后，以帧为单位交替写入两块SDRAM存储 器。与此同时，数据被交替读出，输出给数据压缩单元进行编码。数据流被严格有效地控制， 不会出现丢数据或者误码，而且效率很高。
[0027] 编码芯片对图像数据的编码流程为：上电复位后，编码芯片程序从Flash起始处 加载并启动，通过二次引导，最终将应用程序全部搬移到编码芯片内存中，然后跳转到入口 函数，完成初始化配置，并等待CPLD的外部中断触发信号。CPLD采集到数据后，缓存到接 口队列中，并以中断的方式触发编码芯片的DMA进程，编码芯片以DMA的方式将数据存储到 SDRAM中，若一帧图像传输完毕，则触发软中断，进入JPEG编码子程序。编码完成后，再次触 发DMA进程，将数据回传给CPLD。
[0028] AGP总线接口内部逻辑先判断总线启动信号，若该引脚电平由高变低，则启动一次 数据传输过程，然后判断读写信号电平LWR，若LWR为1，表示AGP写过程，否则为读过程。 AGP读过程又分为读状态和读数据，通过地址总线LA来判断，读过程中，若LA = 04H，则为 读寄存器状态；若LA = A0H，则为读批量图像数据。而写过程中，若LA = 01H，