一种基于克服大频偏同步序列的同步检测方法
【技术领域】
[0001] 本发明涉及信号检测技术领域，尤其涉及一种基于克服大频偏同步序列的同步检 测方法。
【背景技术】
[0002] 帧接收同步，通常是在4倍或8倍采样速率下，实现同步位置的确认，但是现有的 同步检测算法采用的伪随机序列在进行自相关计算时，对频偏非常敏感，频偏达到一定门 限会导致性能急剧下降。因此只能在频偏很小的情况使用。对于天线的信号接收都会采用 4xchip速率接收（即采样间隔为l/4Tc)。相关值计算针对4倍采样分别计算。同步序列 长度采用4096长（同步序列越长，同步虚检的概率越低，同步性能也越好）。
[0003] 每个同步窗口的窗长W = 4096chip，窗口位置偏移量AW= 256chip，过采样倍数 Rupsample = 4。第ka天线、第Nm个窗口对应的第s路接收信号表示为：
[0004]
[0005] 为增强同步性能，采样多段级联的方式获取相关值，分段长度AT = 256chip :
[0006]
[0007] 其中s (η)表示复数化的本地同步序列（midamble序列），Cm表示级联序列的索 弓丨。每个检测窗口都需要进行4096长的相关计算，只要该窗口的同步相关最大峰值没有达 到同步门限，检测窗口依次滑动AW = 256chip，指向下一个窗口，重新进行4096长的相关 计算。如果当前窗内同步检测成功，那么结束检测，并输出同步结果：即同步位置。
[0008] 上述现有的技术方案的实现过程中，每个同步窗口的窗长W = 4096chip，窗口位 置偏移量AW= 256chip，如果同步位置比较靠后，极限情况下，总共需要进行64(4096*4/ (256*4))次4096长的相关计算；滑动相关所带来的计算量比较大，同步时间也会较长。
【发明内容】
[0009] 有鉴于此，本发明提供了一种基于克服大频偏同步序列的同步检测方法，能够提 高在大频偏下的同步性能，同时有效降低同步的时间和算法复杂度。
[0010] 本发明的一种基于克服大频偏同步序列的同步检测方法，包括如下步骤：
[0011] 步骤1、粗同步检测：
[0012] 设定接收机的采样窗口宽度为2048X4,并控制接收机以4倍采样速率的方式对 输入数据进行接收，得到长度均为2048的4路粗同步数据；
[0013] 将本地同步CAZAC序列与每路粗同步数据分别进行相关处理，得到4列相关值；判 断4列相关值中最大值是否大于设定的粗同步门限：
[0014] 如果大于或等于，记录所述最大值在采样后的输入数据中的位置，作为帧头的粗 同步位置，然后执行步骤2;
[0015] 如果小于，则认为同步失败，未找到帧头的粗同步位置，控制接收机的采样窗口偏 移长度为2048 X 4,返回步骤1 ;
[0016] 其中，所述CAZAC序列的长度为2048,其生长方式为：
[0017]
[0018] 其中，μ 表示 CAZAC 序列的根序号，0 < η < pilotLen-1，μ = 3，pilotLen = 2048 ；
[0019] 步骤2、精同步检测：
[0020] S201、根据步骤1中得到的粗同步位置，在所述步骤1接收的采样后的输入数据 中，以所述帧头的粗同步位置为参考点向前移动pX4个数据点，作为精同步起点；从该精 同步起点开始取长度为2048X4的数据，形成4路精同步序列；其中，p的取值范围为3~ 40 ；
[0021] S202、以ΔΤ = 256作为分段长度，将每一路精同步序列与长度为2048的本地 Midamble序列按多段级联的方式获取相关值，即得到4列相关值；
[0022] S203、判断4列相关值中最大值是否大于设定的精同步门限：
[0023] 如果大于或等于，记录所述最大值所在的位置，即作为帧头的精确位置，然后执行 步骤3 ;
[0024] 如果小于，则精检测失败，控制接收机的采样窗□偏移长度为2048X4后，返回步 骤1 ;
[0025] 步骤3、输出帧头的精确位置。
[0026] 本发明具有如下有益效果：
[0027] 本发明同步检测算法采用粗同步+精同步的实现方式，在粗同步时失败后，不再 进行精同步，节省计算时间；另外，粗同步首先确定一个大的同步位置范围，然后再进行精 确同步检测，可以有效的减低同步的时间和算法复杂度；
[0028] 本发明采用新的CAZAC序列，能在高频偏条件下，同步位置会产生小范围的偏差 (比现有的ZC序列同步位置偏差小的多），能够很好满足粗同步序列的抗频偏要求。
【附图说明】
[0029] 图1为现有技术中的ZC序列自相关曲线图；
[0030] 图2为现有技术中的ZC序列自相关与本发明的CAZAC序列自相关曲线图比$父结 果；
[0031] 图3为本发明确定的新的CAZAC序列与现有技术的ZC序列在相关峰值的能量和 位置随频偏的变化情况，其中，同步位置为100, SNR = 25,频偏分别在OUOkHz和20kHz ;
[0032] 图4为本发明中m序列的滑动相关峰值位置受到频偏影响情况，其中，同步位置为 100, SNR = 25,频偏分别在 0、IOkHz 和 20kHz ;
[0033] 图5为本发明的方法流程图。
【具体实施方式】
[0034] 下面结合附图并举实施例，对本发明进行详细描述。
[0035] 由于现有的伪随机序列在进行自相关计算时，对频偏非常敏感，频偏达到一定门 限会导致性能急剧下降。因此只能在频偏很小的情况使用，因此本发明寻找新的CAZAC序 列序列，以期克服大频偏的问题。
[0036] LTE中使用的ZC序列的生成表达式如下：
[0037]
[0038] 其中』为序列长度，!11 = 0，1，*"，^1，以为与~互质的任意正整数。
[0039] 下面通过公式推导出，ZC序列在有频偏存在的情况下的自相关公式：
[0040]
[0041 ]
[0042]
[0043]
[0044] 其中，r表示经过信道后，接收到的同步序列数据；s表示原始的同步序列。
[0045]
[0046] 通过上式可以看出，影响相关峰值的位置是 I在根序列μ ， 相同，不同的频偏场景下，相关峰值和相关峰值位置受频偏影响较大，如图1所示。
[0047] 为避免ZC序列对频偏敏感的问题，设计了一个新的CAZAC序列，公式见下：
[0048]
[0049] 新的CAZAC序列自相关峰值的位置比实际位置偏移的很小，而且旁瓣也很小，如 图2所示。
[0050] 使用全新的CAZAC序列，在不同长度、不同频偏下相关峰值的位置始终处于较小 的偏差范围内，可见相关性能都可以满足粗同步序列的要求。所以最终决定采用该新的 CAZAC序列作为粗同步使用的同步序列。