可重配置发射机的制作方法
【专利说明】
【背景技术】
[0001]现今的高速数字系统中存在范围广泛的存储器配置，以便满足特定平台的带宽、功率、容量、以及成本约束。例如，期望基于DDR4 (双倍数据速率IV)和GDDR5 (图形双倍数据速率V)的收发机满足服务器、客户端、制图、以及移动平台的需要。1/0(输入-输出)接口可以需要另外的面积和电路，以便结合单向数据传输来支持双向数据传输。
[0002]例如，当前DDR I/O驱动器主要被实现为具有无源线性化电阻器的单向推/拉器件。由于无源电阻器变化和低电阻密度，所述无源线性化电阻器增加了 DDR I/O驱动器的显著面积(significant area)、焊盘电容、以及金属布线复杂度。电压模式驱动器的电源调节依赖于一定量的管芯上去耦合电容器。这也占用显著面积。使用相同I/O驱动器支持包括单向I/O接口和双向I/O接口的各个I/O标准可以导致大且复杂的设计。
【附图说明】
[0003]根据以下给出的【具体实施方式】并且根据本公开内容的各个实施例的附图将更充分地理解本公开内容的实施例，然而，附图不应将本公开内容限于具体实施例，而仅用于解释和理解。
[0004]图1示出了根据本公开内容的一个实施例的使用双模收发机的计算系统。
[0005]图2示出了根据本公开内容的一个实施例的双模收发机的框级架构。
[0006]图3不出了根据本公开内容的一个实施例的双模收发机的电路级架构。
[0007]图4示出了根据本公开内容的一个实施例的具有发射机2-抽头均衡控制和电流补偿的双模收发机的电路级架构。
[0008]图5A示出了根据本公开内容的一个实施例的具有DC耦合的差分驱动器配置的发射机和接收机模式。
[0009]图5B示出了根据本公开内容的一个实施例的具有AC耦合的差分驱动器配置的发射机和接收机模式。
[0010]图6是根据本公开内容的一个实施例的具有双模收发机的智能设备或计算机系统或SoC(片上系统)。
【具体实施方式】
[0011]—些实施例描述了满足许多存储器接口(诸如DDR4、⑶DR5、以及高速差分信号传输接口)的信号传输规范的双模收发机。在这里，双模指能够以单端大摆幅电压模式信号传输和差分低摆幅电压模式信号传输来操作的收发机。由于在通道损失、I/O电路架构、功率消耗要求以及系统级应用方面的各种的电信号传输特性，所述单端大摆幅信号传输适合于当前DDR4和GDDR5规范(下文被称为DDR模式)。对于在高速操作(例如，16Gb/s高速数据链路)时，所述差分低摆幅信号传输可以是更节能的。所述高速模式在下文被称为HSD模式。
[0012]在将来，具有高速串行I/O增强的差分信号传输将可能针对后DDR4和将来经缓冲的存储器解决方案继续I/o性能缩放。可满足所有这些存储器标准的信号传输要求的统一的存储器接口提供数个益处:降低的成本和设计时间、较大平台设计灵活性、以及从DDR4/GDDR5到高速差分存储器接口的更平滑转变。总体上，趋势是具有统一的收发机设计，以便支持若干存储器规范、遗留兼容性、以及性能可缩放性。
[0013]为了达到这些目的，I/O设计者必须克服数个信号传输规范中的显著差异、简化高电压容差技术并且使面积和由于可重配置性而引起的通道损失开销最小化。面积开销对于支持不同发射机输出摆幅、不同通道均衡、以及双向数据传输能力可能是显著的。当前，DDR驱动器主要由具有无源线性化电阻器的推/拉器件来实现。由于其高工艺变化和低电阻面积密度的性质，无源电阻器实施方式增加了硅面积、焊盘电容以及金属布线复杂度。同样，低摆幅高速电压模式驱动器可以需要一定量的管芯上去耦合电容器，以用于电源调节。
[0014]为了解决这些问题和其它问题，描述了可以以单向或双向模式操作的双模收发机的一些实施例。一些实施例仅仅使用薄栅极氧化物器件，同时向暴露至较高电源(即，高于由工艺技术节点支持的标称电源电平的电源电平)的器件提供电气过应力保护。一些实施例在驱动器中仅仅使用有源器件，即不使用无源线性化电阻器。取决于驱动的模式，一些实施例使用不同阶的预加强(均衡)。一些实施例使用电流补偿方案来降低电容器尺寸。
[0015]在一个实施例中，双模收发机可操作用于支持非同时双向数据传输。在这里，非同时双向数据传输指数据传输线路的端子中的任一个端子被指定为发射机并且然后另一端子将相应地是接收机，但是两个端子不可同时是发射机(或接收机)。
[0016]在一个实施例中，将对称后光标和前光标高速差分发射机数据路径分成两个单独的单端大摆幅后光标数据路径。例如，两个单独的单端数据路径是DDR顺从性数据路径(例如，3.2Gb/s 1.2V DDR4顺从性数据路径，或6.4Gb/s 1.5V GDDR5顺从性数据路径)，而高速差分数据路径(例如，25Gb/s IV数据路径)是低摆幅差分数据路径。在一个实施例中，在接收机模式中，对发射机驱动器上推、下拉以及均衡开关器件进行偏置，使得通过打开/关闭驱动器引脚，所述发射机驱动器可以被配置为接收机终端和共模偏置生成器。
[0017]在一个实施例中，面积密集型无源电阻器被去除并且以互补型P-类型和η-类型二极管/三极管操作区器件的并联组合(相比于无源电阻器，其以较小面积实现了大摆幅和管芯上终端线性度)来替换。在一个实施例中，通过注入来自电源的数据依赖的电流来取消发射机摆幅控制调节器上的高频驱动器电流变化。
[0018]为了支持双模可重配置性并且降低由于此可重配置性特征引起的面积和功率开销，双模收发机的一些实施例具有共同的时钟电路、发射机均衡控制逻辑、串行化器、以及调节器，以便最大化电路再使用。在一个实施例中，双模收发机具有独立的发射机预驱动器、驱动器、以及接收机前端，以便满足DDR模式与HSD模式之间的显著信号传输差异。在一个实施例中，两个完全相同的均衡控制逻辑被提供为具有共同的数据流输入，使得可以设置两个均衡控制逻辑中的一个均衡控制逻辑以便生成光标/后光标信号，并且可以设置两个均衡控制逻辑中的另一个均衡控制逻辑以便生成光标/前光标信号。在一个实施例中，将这些均衡控制逻辑的输出(其为光标、后光标以及前光标信号)分配到HSD模式驱动器(例如，32-引脚HSD模式驱动器)，以用于多抽头(例如，3-抽头)线性均衡。在一个实施例中，HSD模式发射机针对其低摆幅电压模式驱动器摆幅控制和电源调节使用调节器。在一个实施例中，此调节器直接使用数字发射机电路电源并且在周围提供高电源噪声抑制比(例如，20dB PSRR)。
[0019]在一个实施例中，两个均衡控制逻辑具有相同的设置，以便生成用于较低抽头(例如，2-抽头)均衡的光标/后光标信号。在一个这种实施例中，至两个均衡控制逻辑的输入数据流是单独的数据流。在一个实施例中，将两个均衡控制逻辑的输出分配到其自己的DDR模式驱动器(例如，64-引脚DDR模式驱动器)。在这种实施例中，将整个发射机数据路径分成两个完全相同的数据路径，所述两个完全相同的数据路径承载用于两个单独的单端2-抽头DDR模式数据传输的两个独立的数据流。在一个实施例中，在DDR模式中，调节器被配置为用于高电压容差的乂㈣工生成器，以便支持两个独立的DDR驱动器的高电压电源V_ (在这里也被称为第一电源)。
[0020]在一个实施例中，HSD模式驱动器包括数个完全相同的单元引脚(例如，32个完全相同的引脚)。在一个实施例中，每一个引脚完全是NMOS推-拉差分低摆幅电压模式驱动器。在一个实施例中，NMOS均衡开关被安置在每一驱动器引脚的互补型差分输出之间。在发射机模式中，可以通过将光标、后光标以及前光标信号适当分配到全部32个单元驱动器引脚来实现发射机终端控制和3-抽头差分均衡器(应当注意的是，差分均衡可以消除驱动器中的重复电流消耗，以便提高功率效率，但是其可能需要高速逻辑来驱动均衡开关和推-拉器件)。在一个实施例中，推-拉器件和均衡开关器件两者都是发射机终端的部分。在一个实施例中，可以打开差分驱动器中的均衡开关器件，以作为在接收机模式中的差分接收机终端。在一个实施例中，借助AC耦合通道，可以打开差分驱动器中的几个推-拉器件，以便支持接收机共模电压生成。
[0021 ] 在某些工艺、温度以及电源电压条件下，HSD模式发射机可以使用用于提供发射机终端(例如，500hm发射机终端)而待被打开的驱动器单元的的‘N’个引脚(例如，小于或等于32)。如果这些‘N’个引脚中的‘a’数目个引脚受到后光标信号的控制，并且‘N’个引脚中的‘b’数目个引脚受到前光标信号的控制，则引脚中的N-a-b数目个引脚受到光标信号的控制。后光标均衡系数‘ α ’是0.5.a/N，并且前光标均衡系数‘ β ’是0.5.b/N。在HDS模式发射机中，终端和均衡控制分辨率分别是1g2 (N)和1g2 (2N)。在一个实施例中，包括复用器、AND门以及XNOR门的均衡控制逻辑由类似的共源共栅CMOS逻辑合并和实现，以便匹配门延迟并且降低串行化器的输入处的定时变化。
[0022]HSD模式驱动器电流消耗可以是数据依赖的并且与均衡系数设置有关。此数据依赖的驱动器电流可以在差分驱动器电源下呈现高频自感应噪声，所述高频自感应噪声为调节器输出。调节器可以依赖于巨大的去耦合电容器，以便降低此自感应噪声的影响。在一个实施例中，采用数据依赖的电流补偿方案来减轻HSD模式摆幅控制调节器上的高频驱动器电流变化的问题。由于每当均衡开关输入切换时都发生电流变化(Al)并且变化幅度与均衡系数成比例，所以在一个实施例中，再使用均衡开关输入信号来启用每一个驱动器引脚中的电流路径。在一个实施例中，补偿方案通过减轻调节器负载中的高频电流变化能够实现显著的调节器输出电容器降低。
[0023]在一个实施例中，DDR模式大摆幅驱动器完全由薄栅极氧化物器件来实现。在这种实施例中，全有源DDR模式大摆幅驱动器在不使用面积密集型无源电阻器的情况下使用互补型P/N、二极管/三极管区器件的并联组合来实现驱动器/管芯上终端(ODT)线性度。在一个实施例中，互补型有源电阻器可以在宽广电压范围(例如，V_ DDR4输出摆幅范围的50%至95% )上实现非常低的电阻变化(例如，小于±10%电阻变化)。DDR模式发射机可以使用用于提供发射机终端(例如，500hm发射机终端)而待被打开的驱动器单元的‘N’个引脚(例如，小于或等于64)。在DDR模式发射机中，终端和均衡控制分辨率都为1g2 (N)。
[0024]在一个实施例中，互补型有源电阻器和共源共栅三极管区器件的组合在DDR模式与HSD模式之间没有任何额外电源或偏置电压重构的情况下还能够实现高电压容差(HVT)。在一个实施例中，仅仅使用薄栅极氧化物器件来使预驱动器共源共栅和电平位移也能够实现高电压容差。在一个实例中，借助独立的64-引脚上推(PU)和下拉(PD)阻抗控制，每一个单端D