larization-dive rse90-degreeopticalhybrid，FOOH)，其具有親合至它的八个输出端口的四个平衡 光检测器。在市面上可以获得多种适合的Η)0Η，例如，可以从加利福尼亚州弗里蒙特的 Optoplex公司、以及马里兰州银泉的CeLight公司获得。可用于实现系统100的各种实 施例中的0/E转换器160的多种0/E转换器的附加信息被公开在例如美国专利申请公开 No. 2010/0158521 和 2011/0038631、以及国际专利申请No.PCT/US09/37746(于 2009 年 3 月20日提交），所有这些申请公开或者申请均通过引用而整体结合于此。
[0031] 由0/E转换器160生成的电信号162fl624中的每个电信号均在ADC166「1664 中对应的一个ADC中被转换成数字形式。可选地，在所得到的信号被转换成数字形式之 前，电信号162^162$中的每个电信号均可以由对应的放大器（未被明确不出）放大。由 八0(：1661-1664产生的数字信号168fl684S后由数字信号处理器（DSP) 170适当地处理，以 恢复被应用到发射器110的原始输入流102的数据。
[0032]DSP170被配置为对数字信号168「1684进行解码，以恢复原始有效载荷数据102。 特别地，DSP170被配置为执行⑶补偿（⑶C)处理，例如，如以下参照图2-9进一步描述的。 除了⑶C处理之外，DSP170还可以被配置为执行其它的信号处理，诸如，（i)信号均衡和 (ii)载波恢复和数据恢复（CDR)处理。信号均衡通常涉及减少在光传输链路中接收到的光 信号上承受的各种附加信号损耗的有害影响。这样的附加信号损耗可以包括但是不限于， 偏振失真（PD)、偏振模色散（PMD)、加性噪声、以及频谱失真。本领域技术人员将理解的是， 通过集中机制或分布机制、或者通过这两种类型的机制的组合，这些信号损耗可能在光链 路中累积。CDR处理通常涉及减少相位噪声和/或本地振荡器相位误差的有害影响，从而使 得接收器190能够以相对低的BER来恢复所传输的数据。例如，可以在根据本公开的不同 实施例的DSP170中实现的附加信号处理的描述可以在例如以下申请中找到：美国专利申 请公开No. 2013/0230312、以及美国专利申请序列号13/628, 412 (代理案号811303-US-NP， 于2012年9月27日提交）和13/729, 403 (代理案号812179-US-NP，于2012年12月28日 提交），所有这些申请公开或者申请均通过引用而整体结合于此。
[0033] 图2示出了根据本公开的一个实施例的可以用在DSP170(图1)中的数字电路 200的框图。数字电路200在图2中被示意性图示为被配置为（i)接收数字信号168^1684 以及（ii)生成经恢复的数据流1〇2(同样参照图1)。在备选实施例中，附加的信号处理模 块可以被用来，例如在将数字信号leSi-ieSdS用到数字电路200之前对这些进行调节。
[0034] 理想情况下，数字信号168^168；；*别表不光信号130的第一偏振分量（例如，X) 的I分量和Q分量，而数字信号1683-1684分别表不该输入信号的第二偏振分量（例如，Y) 的I分量和Q分量。然而，光链路损耗、接收机实现缺陷以及配置不正确性通常使得每个 数字信号168fl684成为具有各种信号失真和/或具有来自两个原始偏振分量（诸如信号 126x和信号126γ)的贡献的卷积信号。在数字电路200中实现的一系列信号处理通常涉及 减少各种信号失真的不利影响，并且对数字信号168^1684进行解卷积，以使得经编码的数 据可以被恰当地恢复，从而生成输出数据流102。
[0035] 数字电路200具有被配置为接收数字信号168厂1684的信号预处理模块210。模 块210的一个功能可以是将经由数字信号leSi-iesii收到的信号采样适配为适于在数字 电路200的下游模块中实现的信号处理算法的形式。例如，模块210可以被配置为将经由 数字信号168^1684?收的信号采样转换成针对数字信号212a和212b的对应的复数值信 号米样。
[0036] 在一个实施例中，模块210还可以被配置为减少由前端电路172 (参照图1)施加 的信号失真。所述失真可能例如由下列项引起：对0/E转换器160中的各个光电组件的不 正确的偏置、在功率和偏振分离器和光親合器中的不完美的信号分离、光检测器的0/E转 换特性的频率依赖性和变化性等等。可以在模块210中实现此目的的代表性信号处理方法 被公开在例如共同拥有的美国专利申请公开No. 2012/0057863中，该申请公开通过引用而 整体结合于此。
[0037] 复数值的数字信号212a和212b被分别应用至CDC模块220a和220b，用于其中的 ⑶C处理，并且所得到的经⑶C处理的信号是复数值的数字信号222a和222b。在下面参照 图3-9提供了在根据本公开的各种实施例的CDC模块220a和220b的结构和操作的另外细 节。⑶C控制器230用于生成控制信号232,该控制信号232恰当地配置⑶C模块220a和 220b内的各种可配置元件，以便显著减少或基本上消除因光传输链路140造成的色散的有 害影响。例如，如图2所示，⑶C控制器230通过基于数字信号212a和212b、并且可选地基 于从数字电路200的一个或多个下游模块接收到的反馈信号264估计光传输链路140中的 群延迟，来生成控制信号232。可以被适配用于在数字电路200中生成控制信号232的示例 信号处理方法例如被公开在美国专利No. 8, 260, 154、No. 7, 636, 525和No. 7, 266, 310中，所 有这些专利申请均通过引用而整体结合于此。
[0038] 由CDC模块220a和220b生成的数字信号222a和222b被应用到2X2的Μ頂0(多 输入/多输出）均衡器240,用于在其中进行ΜΜ0均衡处理，并且，所得到的均衡信号是复 数值的数字信号242a和242b。在一个实施例中，均衡器240可以是蝶形均衡器，其被配置 为执行（i)偏振解复用以及（ii)涉及进一步减少某些信号损耗的不利影响的信号处理， 这些信号损耗例如是偏振模色散（PMD)、偏振相关的损耗（PDL)、符号间干扰（ISI)、以及残 余CD。均衡器240示例实施例被公开在例如以上引用的美国专利申请序列号13/628,412 中。
[0039] 由均衡器240生成的数字信号242a和242b被分别应用到载波恢复模块250a和 250b。载波恢复模块250a和250b与信号解码器260 -起执行上述⑶R处理，该⑶C处理 通常涉及补偿参考信号158的载频和光信号130'的载频之间的频率失配、减少相位噪声 的影响、以及恢复所传输的数据。例如，可以用于实现频率失配补偿的各种信号处理技术被 公开在美国专利No. 7, 747, 177和美国专利申请公开No. 2008/0152361中，这些专利或申请 公开均通过引用而整体结合于此。可以用于实现相位误差纠正的代表性信号处理技术被公 开在例如以上引用的美国专利申请公开No. 2013/0230312中。
[0040] 由载波恢复模块250a和250b生成的数字信号252a和252b被分别应用到解码 器260。解码器260被配置为使用由数字信号252a和252b传达的复数值来恰当地将每个 接收到的符号映射到可使用的星座上，并且基于所述映射，恢复出对应的经编码的数据。在 一个实施例中，解码器260可以执行如下的数字处理，该数字处理基于光信号130中的数据 冗余（如果有的话）来实现错误纠正。在本领域中已知适用于这个目的许多FEC方法。这 样的方法的若干示例被公开在例如美国专利No. 7, 734, 191、No. 7, 574, 146、N〇. 7, 424, 651、 No. 7, 212, 741和No. 6, 683, 855中，所有这些专利都通过引用而整体结合于此。
[0041] 解码器260经由数据流262a和262b分别输出从数字信号252a和252b恢复的数 据。复用器（MUX) 270然后恰当地对数据流262a和262b进行复用，以生成所恢复的数据流 102〇
[0042] 图3A-3B示出了根据本公开的一个实施例的可以用来实现⑶C模块220a和 220b(图2)中的一个或全部的⑶C模块300的框图。更具体地，图3A示出了⑶C模块300 的总方框图。图3B示出了有限脉冲响应（FIR)滤波器332的框图，例如，如以下进一步描 述的，这些滤波器的多个实例（副本）被利用在⑶C模块300的滤波器组中。
[0043] 参照图3A，⑶C模块300包括串并（S/P)转换器310,其被配置为（i)接收数字信 号212 (例如，图2中的数字信号212a或212b);以及（ii)在总线312上输出经由数字信号 212接收到的数字采样集合。如果数字信号212提供串行输入并且被时钟控制在频率fs， 那么S/P转换器310被时钟控制在频率f；lk= 2fS/N，其中N是总线312中的平行线路的数 目。在频率为f；lk的每个时钟周期，S/P转换器310被配置为⑴将在本时钟周期中经由 数字信号212接收到的N/2个数字采样附加到在先前时钟周期中经由数字信号212接收到 的N/2个数字采样，以及（ii)将得到的N个数字采样集合放置在总线312的N条线路上， 每条线路上有一个数字采样，以便传送到快速傅立叶变换（FFT)模块320。
[0044] 在备选实施例中，数字信号212可以被提供在具有N/2的总线宽度的总线上。在 这个实施例中，数字信号212被时钟控制在频率f；lk= 2fS/N，而S/P转换器310作为不同 总线宽度的两个总线之间的并行至并行接口进行操作，例如，作为总线宽度为N/2的传递 数字信号212的输入总线与总线宽度为N的输出总线312之间的并行至并行接口。
[0045] 在频率为fclk的每个时钟周期中，FFT模块320被配置为向在总线312上接收到的 N个数字采样集合应用傅立叶变换，从而生成N个频谱采样的集合322 (其可以备选地被称 为"频谱子带"）。集合322的被标记为322JP322 2的两个副本然后被分别应用到"奇"滤 波器组33〇i和"偶"滤波器组330 2。滤波器组33(^和330 2中的每个滤波器组都包括N个 FIR滤波器332,所述FIR滤波器332中的每个滤波器被配置为在频率为felk的每个时钟周 期中接收来自FFT模块320的N个频谱采样中的相应一个频谱采样。在滤波器组33(^* 执行滤波的结果是被应用到总线341上的Ν个频谱采样的经滤波的集合。类似地，在滤波 器组3302中执行的滤波的结果是被应用到总线344 2上的N个频谱采样的经滤波的集合。
[0046] 参照图3B，FIR滤波器332是Μ抽头FIR滤波器，其包含⑴M-1个延迟元件 328^328^(^)Μ个乘法器334「334M;以及（iii)加法器336。FIR滤波器332被示意性 示出为被配置为（i)接收频谱采样322的第i个流322i，以及（ii)生成经滤波的频谱采样 的第i个流338i。如果FIR滤波器332是奇滤波器组33(^的一部分，那么流338 现在总 线341的第i条线路上。如果FIR滤波器332是偶滤波器组330 2的一部分，那么流338 现在总线3442的第i条线路上。
[0047] 延迟元件328^328^*的每个延迟元件均被配置为引入时间延迟τ。在一个实 施例中，τ=Tclk，其中I；lk=l/fclk。在一个备选实施例中，τ=2Tclk。
[0048] 乘法器334f334M中的每个乘法器均被配置为将由流322 ^斤提供的频谱采样的对 应延迟副本乘以相应的系数Ck，其中，k = 1，2,...，M