些实施例中，所述装置还包括加法模块，所述加法模块包括第一加法模块和第二加法模块，所述第一加法模块用于对第五变量执行第一加法操作，所述第二加法模块用于对第四变量执行第二加法操作。所述第一加法操作具体为:将第五变量的值+1，所述第二加法操作具体为:将第四变量的值+1。而后再将分别+1后的第五变量的值与第四变量的值进行比较，从而保证在硬件电路设计上相较于现有的VP9熵解码计算装置的结构改动较小，节约硬件成本。
[0069]在本实施方式中，所述装置还包括第三减法模块、第四减法模块和输出模块107 ;所述第三减法模块比较模块连接，所述第四减法模块连接，所述输出模块107与第三减法模块连接，所述输出模块107与第四减法模块连接；则所述第一操作具体包括:所述第三减法模块用于将第一参数与第四变量相减，得到第一输出参数；所述第三减法模块用于将第三参数与第四变量相减，得到第二输出参数；所述输出模块用于输出第一输出参数与第二输出参数。即如图1中原理图，在value值不小于split值的情况下，将range-split的值赋值给range，将value-split的值赋值给value，而后再输出赋值后的range以及value。所述第一输出参数即为赋值后的range值，值为range-split。所述第二输出参数即为赋值后的 value 值，值为 value-split。
[0070]在本实施方式中，所述装置包括输出模块，则所述第二操作具体包括:所述输出模块还用于输出第一输出参数，所述第一输出参数为第四变量的值。即如图1中原理图，在value值小于split值的情况下，将split的值赋值给range。所述第二操作的第一输出参数即为赋值后的range值，值为split。
[0071]在本实施方式中，所述装置还包括精度整合模块106，所述精度整合模块106用于对第一输出参数以及第四变量进行精度整合。所述精度整合具体为:对输入的数值保留一定位数的有效数字，而将该数值末尾部分的数值删去。第一输出参数(赋值后的range)与第二输出参数(赋值后的value)，作为下一 bit码流数据的第一参数(range)和第三参数(value)传入，并再次获取该bit码流数据的第二参数(prob)，从而开始下一 bit码流数据的解析，直至码流数据全部解析完成。对第一输出参数以及第二输出参数进行精度整合，可以使得第一输出参数和第二输出参数保持一定的有效数字，有利于解析下一 bit码流数据时对split值以及其他变量的计算。
[0072]以及发明人还提供了一种VP9熵解码计算方法，请参阅图5，为本发明一实施方式涉及的VP9熵解码计算方法的流程图。所述方法应用于VP9熵解码计算装置，所述装置包括参数获取模块、减法模块、乘法模块、移位模块和比较模块；所述参数获取模块包括第一参数获取模块、第二参数获取模块和第三参数获取模块；所述减法模块包括第一减法模块和第二减法模块；所述第一参数获取模块与第一减法模块连接，所述第一减法模块与乘法模块连接，所述乘法模块与第二参数获取模块连接，所述乘法模块与移位模块连接；所述第三参数模块与第二减法模块连接，所述第二减法模块与比较模块连接，所述移位模块与比较模块连接；所述方法包括以下步骤:
[0073]首先进入步骤S501第一参数获取模块获取第一参数，所述第二参数获取模块获取第二参数，第三参数获取模块获取第三参数。在本实施方式中，所示第一参数为range值，第二参数为prob值，第三参数为value值。
[0074]而后进入步骤S502第一减法模块对所获取的第一参数执行第一减法操作，得到第一变量。在本实施方式在中，所述第一减法操作具体为:将第一参数的值减一，即公式
(2)中的 range-1 ο
[0075]而后进入步骤S503乘法模块将第一变量与第二参数相乘，得到第三变量。。第三变量即公式(2)中的(range-1)*prob。prob值每一 bit码流数据有所不同，可以从该bit码流数据中获取。
[0076]而后进入步骤S504移位模块对第三变量进行移位操作，得到第四变量。在本实施方式中，所述移位操作具体为:将第三变量右移八位，即公式(2)中(range-1)*pr0b>>8，得到的第四变量即为所需的split值。
[0077]而后进入步骤S505第二减法模块对所获取的第三参数执行第二减法操作，得到第五变量。在本实施方式中，所述第二减法操作具体为:将第三参数的值-1，即value-1。
[0078]而后进入步骤S506比较模块判断第五变量是否大于第四变量，若是则进入步骤S507输出第一码流值，并执行第一操作；否则进入步骤S508输出第二码流值，并执行第二操作。即将calue-Ι的值与split进行比较，当(value-Ι)值不小于split值时，输出该bit码流数据的码流值为1，当(value-Ι)值小于split值时，输出该bit码流数据的码流值为0。
[0079]在某些实施例中，所述装置还包括加法模块，所述加法模块包括第一加法模块和第二加法模块，所述第一加法模块用于对第五变量执行第一加法操作，所述第二加法模块用于对第四变量执行第二加法操作。所述第一加法操作具体为:将第五变量的值+1，所述第二加法操作具体为:将第四变量的值+1。而后再将分别+1后的第五变量的值与第四变量的值进行比较，从而保证在硬件电路设计上相较于现有的VP9熵解码计算装置的结构改动较小，节约硬件成本。
[0080]在本实施方式中，所述装置还包括第三减法模块、第四减法模块和输出模块；所述第三减法模块比较模块连接，所述第四减法模块连接，所述输出模块与第三减法模块连接，所述输出模块与第四减法模块连接。如图6所示，所述第一操作具体包括:首先进入步骤S601所述第三减法模块用于将第一参数与第四变量相减，得到第一输出参数；而后进入步骤S602所述第三减法模块用于将第三参数与第四变量相减，得到第二输出参数；而后进入步骤S603所述输出模块用于输出第一输出参数与第二输出参数。即如图1中原理图，在value值不小于split值的情况下，将range-split的值赋值给range，将value-split的值赋值给value，而后再输出赋值后的range以及value。所述第一输出参数即为赋值后的range值，值为range-split。所述第二输出参数即为赋值后的value值，值为value-split。
[0081]在本实施方式中，所述装置包括输出模块，如图7所示，所述第二操作具体包括:步骤S701所述输出模块还用于输出第一输出参数，所述第一输出参数为第四变量的值。即如图1中原理图，在value值小于split值的情况下，将split的值赋值给range。所述第二操作的第一输出参数即为赋值后的range值，值为split。
[0082]在本实施方式中，所述装置还包括精度整合模块，所述精度整合模块用于对第一输出参数以及第四变量进行精度整合。所述精度整合具体为:对输入的数值保留一定位数的有效数字，而将该数值末尾部分的数值删去。第一输出参数(赋值后的range)与第二输出参数(赋值后的value)，作为下一 bit码流数据的第一参数(range)和第三参数(value)传入，并再次获取该bit码流数据的第二参数(prob)，从而开始下一 bit码流数据的解析，直至码流数据全部解析完成。对第一输出参数以及第二输出参数进行精度整合，可以使得第一输出参数和第二输出参数保持一定的有效数字，有利于解析下一