数字预失真分数时延估计与信号对齐算法及系统的制作方法
【技术领域】
[0001] 本发明涉及通信信号数字处理技术领域，具体涉及一种数字预失真分数时延估计 与信号对齐算法及系统。
【背景技术】
[0002] 数字预失真(DPD)是功率放大器(PA)线性化校正的主流方法，其性能一直受困于 信号对齐精度。由于，DH)系统需考虑PA带宽几个以上的失真，所以采样速率非常高，需要有 性能良好的时延估计算法与信号插值对齐算法保障该系统的实现。
[0003] 目前，关于DPD系统中信号的时延估计算法主要有五种。一，迭代法时延估计算法。 利用信号间存在一定线性关系，通过迭代方法实现DPD输出与PA反馈输出对齐。实践证明： 该方法稳定性受迭代步长影响，延时估计精度差。二，延时锁定环(DLL)算法。利用环路鉴相 器给出的误差信号控制环路中的压控振荡器VC0的输出时钟，实现PA反馈回路的采样脉冲 的脉位变化达到信号对齐的目的。实践证明：该算法的实现复杂、收敛速度慢。三，相关函数 法。又分幅度差相关函数法和幅度相关函数法两种。前者对输入信号和反馈信号的对应样 点取幅度差，然后对差求互相关。再通过最大值估计信号间的整数(倍T s)时延;与下面要讨 论的幅度相关函数信号时延估计方法相比，增加了求插值过程。后者是最流行的信号同步 方法，也是利用相关函数的最大值位置实现信号时延的估计，同样也实现整数(倍T s)时延 估计。实践中，为了采用该方法实现对分数时延的估计，需要对DPD的输入信号或者对PA的 反馈输出信号进行高倍插值，再按插前间隔抽取，构成多路后，再与未进行插值操作的信号 分别相关，然后取各路相关结果的峰值，再将这些峰值放在一起比较，取其中取最大的峰 值，其对应的抽取信号即认为与另一相关信号是对齐的。该方法虽具有很多优点，但是缺点 也相当明显：（1)不能从根本上消除时延的模糊问题；（2)运算量过大，DH)系统不能跟随PA 参数的变化速度。为了保证DH)的性能，一般需要32或64倍甚至更高倍数的插值再抽取。四， 基于小波分析时延估计方法。通过对信号的幅度相关函数做小波分析后，实现对信号时延 的估计的。这种基于全局的寻找最优解过程运算量也不小。五，基于黄金分割法实现时延的 估计。首先假设时延范围为[a，b]，采用黄金分割法在[a，b]中寻优。具体过程为:利用黄金 分割方法，令利[a，b]中一点 τι，并用其对升余弦补偿器的系数进行估计，再讲估计出系数 的滤波器与ΡΑ的反馈输出卷积得到输出ν(η)，再将ν(η)与ΡΑ反馈输出信号相关运算，重复 上述这个过程，直到卜k-τ^ |小于设定的一个小常数ε，此时即得到同步输出vk(n)。可见对 DFO系统的时延范围有先验知识决定了系统的运算复杂性。其实质是一种穷举方法，且在这 一系列的运算过程中，难免出现算法的数值计算问题。
[0004] 实现信号的对齐方法主要有三种方法:一，基于重采滤波器法。因速度问题或硬件 消耗问题不适合于DPD系统。二，基于多项式近似法。利用了一个低阶的多项式在一定区域 对插值滤波器系数进行估计，以适应信号的变化。其实质为一个时变滤波器，该方法所实现 的滤波器的新系数的误差取决于插值算法与老系数的量化精度;三。基于FRR0W滤波器法。 该方法是将多项式系数作为滤波器系数与输入卷积后，再与时间偏差卷积实现信号对齐， 运算过程中也需要对滤波器权值修正，存在的数值计算问题也会影响到Dro系统的性能。
【发明内容】
[0005] 为解决上述问题，本发明提供了一种数字预失真分数时延估计与信号对齐算法及 系统，DPD系统中存在采样模糊问题，在详细分析了基于DH)的PA信道模型后认为:对DPD的 高速采样而言，可利用互相关函数在峰值点附近具有二次函数特征，取其最大值与次大值 三个点，采用本发明的分数倍采样间隔时延估计算法估计出小于采样间隔的信号时延，彻 底解决离散互相关函数与连续互相关函数峰值间因采样造成的偏差问题;在获得了信号的 精确时延信息后，根据多速率数字信号处理技术，采用窗函数方法对PA反馈输出进行"前 插"递推，实现DH)系统中的信号的对齐。
[0006] 为实现上述目的，本发明采取的技术方案为：
[0007] -种数字预失真分数时延估计与信号对齐算法，包括如下步骤：
[0008] (1)对PA反馈信号y(n)与DPD输入信号d(n)进行相同速率采样，并同时分别取N点 (L = 2M2 N，MEZ+)，将其暂存到双口RAM中；
[0009] (2)采样2L点FFT计算y(n)与d(n)的互相关；并提取r(n)中取最大值与两个次大 值；
[0010] (3)按照本发明所述时延估计y(n)与d(n)之间的分数间隔时延T;
[0011] (4)按照本发明所述插值滤波器系数计算方法计算hw(n);
[0012] (5)按照补)=1灿+队(丨)实现信号前插。
[0013] 结束。
[0014] 具体为：
[0015] S1、同时读取DH)输入信号d(n)与PA反馈输出信号y(n)各N个点，并将其分别放到 具有L = 2m，其中(meZ，L>2N)个单元存储器中，d(n)与y(n)分别按照式（1)，
[0016]
( 1 )
[0017] 操作；
[0018] S2、计算上述信号的互相关函数r(n)，取{ |r(n) I }的最大值记为f2，f2的左右两边 的次大值分别记为fhft，本发明所述分数时延估计多项式如式(4)所示，
[0019]
[0020]进行分数倍采样间隔估计;其中，T^y(n)或d(n)的采样间隔;τι为调节因子，其大 小为:〇<n< 1。
[0021] 设信号的整数采样间隔时延为Γ，同时AS = Var(y(n+r))-Var(d(n))，按照式 (5)，
[0022] γ = Γ+τ (5)
[0023] 估计信号的总时延值γ;
[0024] S3、采用窗函数法计算"前"插对齐滤波器系数hw(n);插值滤波器单位冲击响应按 式(6)，
[0025] hw(n)=W(k)Xsin[Ji · ( Y-kTs)]/[Ji · ( y-kTs)]，k = 0，l，."M (6)
[0026]进行，其中
丨窗函数，Μ为窗函数的长。
[0027]本发明具有以下有益效果：
[0028] (l)DPD的信号时延估计时运算量低。具体的讲:分数倍采样间隔时间的估计算法 仅需要通过三次移位、三次加减运算与两次乘法运算就可以完成。
[0029] (2)算法使用了互相关函数幅度值，信道中的高斯噪声不影响时间的估计精度。按 照最优化理论方法，本发明所述的分数倍采样间隔时延估值就是DH)系统中的信号时延小 数部分的真值。
[0030] (3)本发明所述"向前"插值信号对齐方法所采用的数字滤波器具有随噪声功率变 化的特征，且具有计算复杂度低，并保持FIR滤波器各种优点。
[0031 ] (4)本发明所论述的算法可在Dro系统中实现Dro输入信号与PA反馈输出信号在时 间上的对齐。
【附图说明】
[0032] 图1为基于直接学习方式的Dro系统电路结构原理示意图。
[0033] 图2为本发明实施例数字预失真分数时延估计与信号对齐系统的结构示意图图。
[0034] 图3为本发明实施例数字预失真分数时延估计与信号对齐算法系统的内部结构示 意图。
[0035] 图4为本发明数字预失真分数时延估计与信号对齐算法在DPD系统中的使用流程 图。
[0036] 图5为本发明实施例数字预失真分数时延估计与信号对齐算法中的信号互相关运 算流程示意图。
[0037] 图6为本发明实施例数字预失真分数时延估计与信号对齐算法中的分数时延估计 算法实现流程示意图。
[0038] 图7为本发明实施例数字预失真分数时延估计与信号对齐算法中的信号"前"插对 齐算法实现流程示意图。
[0039] 图中，1-数字预失真器(DPD)，2-数模转换器(DAC)，3-上变混频器，4-功率放大器 (PA)，5-天线，6-衰减器，7-本地振荡器，8-延时估计器(T)，9-前插滤波器，10-模数转换器， 11-下变混频器，12-控制器，13-存储器，14-信号相关器。其中，前插滤波器9由91-滤波器系 数计算器，92-加窗器，93-前插滤波器三部分构成；其中，加窗器92由921-窗函数系数存储 器，922-乘法器两部分构成。
【具体实施方式】
[0040] 为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行进-步 详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发 明。
[0041] 如图1-7所示，本发明实施例提供了数字预失真分数时延估计与信号对齐算法，包 括如下步骤：
[0042] 首先，对DPD输入信号与PA反馈输出信号进行等速率采样，同时分别截取N点送存 储器;对截取的数据做互相关运算;根据幅度相关函数法估计两路信号的整数倍采样间隔 时延；<