一种低信噪比下自适应数字解调系统的制作方法
【技术领域】
[0001] 本发明涉及数字化应答机技术领域，特别涉及一种低信噪比下自适应数字解调系 统。
【背景技术】
[0002] 随着卫星通信技术的不断发展，对低信噪比下的解调技术提出了越来越高的要 求，尤其是深空领域的测控通信系统，具有极远距离、超长时延、极弱信号等特点，噪声干扰 非常严重，为了有效的将遥远的微弱信号从噪声中提取出来，要求接收设备具有很高的灵 敏度和提高信噪比能力以在极低信噪比条件下进行解调，同时由于空间链路中多普勒频移 的存在，要求接收系统具有较高的动态性，能够快速、准确的进行载波相位估计和恢复。
[0003] 低信噪比解调的难点是载波恢复，虽然载波同步理论研究比较成熟、工程应用也 非常普遍，但在低信噪比和高动态共存的不利条件下，实现快速、低误码率和低损耗的解调 系统，而且还要兼顾复杂度和硬件的存储空间，具有较高的难度和挑战。
[0004] 目前还没有可以在多速率模式下，能够实现在该领域可以较为快速、准确的进行 自适应的检测速率并进行载波恢复的解调系统。
【发明内容】
[0005] 本发明的目的在于提供一种低信噪比下自适应数字解调系统，以解决现有的数字 解调系统不能在在多速率模式下，快速、准确的进行自适应的检测速率并进行载波恢复的 问题。
[0006] 为实现上述目的，本发明提供了一种低信噪比下自适应数字解调系统，包括：
[0007] 数字下变频模块，用于接收待解调信号，并将待解调信号进行降低采样率处理并 得到传输的基带信号；
[0008] 速率检测模块，用于自适应检测数字下变频模块得到的基带信号的传输速率；
[0009] 载波锁相环路，用于根据数字下变频模块得到的基带信号以及速率检测模块得到 的传输速率进行固定速率的载波恢复，得到精确的基带信号；
[0010] 锁定检测模块，用于对所述精确的基带信号中的I支路信号、Q支路信号进行积分 处理并根据积分结果判断是否对所述精确的基带信号进行锁定，并输出锁定指示信号；
[0011] 匹配滤波模块，当接收到所述锁定信号后，用于将解调的基带信号取平均，取平均 后的信号输入位同步环模块进行同步处理，得到同步信号；
[0012] 数据判决模块，用于对所述同步信号进行判决并输出解调后的比特序列。
[0013] 较佳地，还包括时钟模块，所述时钟模块用于为所述数字下变频模块、速率检测模 块及位同步环模块提供标准时钟信号。
[0014] 较佳地，所述数字下变频模块包括CIC抽取单元、带通滤波器、乘法器、低通滤波 器，接收的待解调信号通过所述CIC抽取单元降低采样率，降低采样率的接收信号通过所述 乘法器与本振信号产生的载波相乘，相乘后的信号分别通过若干个低通滤波器进行滤波并 输出若干组待检测速率的基带信号。
[0015] 较佳地，所述低通滤波器的数量等于基带信号的传输速率的种数，每个所述低通 滤波器的带宽为与之对应的基带信号的带宽。
[0016] 较佳地，当发端发送的速率种数较多时，具有相邻传输速率的基带信号的带宽对 应采用一个低通滤波器，由该低通滤波器对相邻带宽的基带信号其进行滤波。
[0017] 较佳地，所述速率检测模块包括带通滤波器、低通滤波器、第一幅度估算单元、第 二幅度估算单元、第一功率计算单元、第二功率计算单元及对比判决单元；
[0018] 基带信号分别输入所述带通滤波器及低通滤波器，所述带通滤波器滤波后的信号 经过所述第一幅度估算单元进行幅度计算再由所述第一功率计算单元求得第一功率值，所 述低通滤波器滤波后的信号经过所述第二幅度估算单元进行幅度计算再由所述第二功率 计算单元求得第二功率值，所述第一功率值与所述第二功率值输入所述判决单元进行对比 判决；
[0019] 若所述第一功率值大于所述第二功率值，则输入的基带信号的速率作为当前检测 通道的码速率，此时所述判决单元输出为1，否则所述判决单元输出为0。
[0020] 较佳地，所述载波锁相环路包括一可变带宽环路滤波器，所述可变带宽环路滤波 器随环路的更新时间的累加逐渐缩短环路噪声带宽，使得所述载波锁相环路快速得到精确 的基带信号。
[0021] 较佳地，所述锁定检测模块对所述精确的基带信号中的I支路信号、Q支路信号进 行积分处理后得到I支路积分值及Q支路积分值，当I支路积分值大于Q支路积分值且I支路 积分值大于预定的锁定门限时，则输出锁定指示信号。
[0022] 较佳地，所述位同步环模块具体为一码元同步环路，所述码元同步环路包括 Gardner鉴相器及时钟调整模块，解调数据输入所述Gardner鉴相器后再输入所述时钟调整 模块，时钟调整模块输出信号再与解调数据同时输入所述Gardner鉴相器进行同步判决并 输出同步信号。
[0023] 较佳地，系统中用于滤波的滤波器均为高阶滤波器，所述高阶滤波器是通过并行 查找表实现的，并通过将多组查找表结果相加实现窄带高阶滤波。。
[0024] 本发明给出了一种低信噪比下自适应数字解调系统，在多速率模式下，能够自适 应的检测速率并进行载波恢复;载波锁相环路采用了渐变的环路带宽，随着环路更新时间 的增加逐渐缩短环路带宽，提高了环路的锁定速度和环路稳定性;再配合Gardener定时同 步算法，使解调系统损失达到最低，完成低信噪比高动态下的解调系统。
[0025] 该系统在低信噪比和高动态共存的不利条件下，实现了快速、低误码率和低损耗 的解调系统，而且采用了较低复杂度的同时节省了大量的硬件的存储空间，
【附图说明】
[0026] 图1为本发明低信噪比下自适应数字解调系统组成结构示意图；
[0027] 图2为本发明提供的数字下变频模块组成示意图；
[0028] 图3为本发明提供的速率检测模块组成示意图；
[0029] 图4为本发明提供的载波锁相环路组成示意图；
[0030] 图5为本发明提供的位同步环模块具体组成示意图；
[0031 ]图6A为本发明提供的高阶滤波器等效示意图；
[0032]图6B为本发明提供的高阶滤波器具体组成示意图。
【具体实施方式】
[0033] 为更好地说明本发明，兹以一优选实施例，并配合附图对本发明作详细说明，具体 如下：
[0034] 如图1所示，本发明提供的低信噪比下自适应数字解调系统，包括：
[0035] 数字下变频模块10,用于接收待解调信号，并将待解调信号进行降低采样率处理 并得到传输的基带信号；
[0036] 速率检测模块20,用于自适应检测数字下变频模块10得到的基带信号的传输速 率；
[0037]载波锁相环路30,用于根据数字下变频模块10得到的基带信号以及速率检测模块 得到的传输速率进行固定速率的载波恢复，得到精确的基带信号；
[0038] 锁定检测模块40,用于对所述精确的基带信号中的I支路信号、Q支路信号进行积 分处理并根据积分结果判断是否对所述精确的基带信号进行锁定，并输出锁定指示信号；
[0039] 匹配滤波模块50，当接收到所述锁定信号后，用于将解调的基带信号取平均，取平 均后的信号输入位同步环模块60进行同步处理，得到同步信号；
[0040] 数据判决模块70,用于对所述同步信号进行判决并输出解调后的比特序列。
[0041 ]时钟模块80,时钟模块80用于为所述数字下变频模块10、速率检测模块20及位同 步环模块60提供标准时钟信号。
[0042]该系统还包括定时调整模块90,用于根据位同步模块的同步情况对时钟模块进行 定时调整。
[0043] 如图2所示，数字下变频模块10包括CIC抽取单元11、带通滤波器12、乘法器131及 乘法器132、低通滤波器1~N，接收的待解调信号通过CIC抽取单元11降低采样率，降低采样 率的接收信号通过乘法器13与本振信号产生的载波相乘，相乘后的信号通过低通滤波器1 ~N滤波恢复为传输的基带信号。
[0044]其中，低通滤波器的数量可以设置为与基带信号的传输速率的数量相同，每个所 述低通滤波器的带宽为与之对应的基带信号的带宽。若发端可能发送的速率较多，为了节 省硬件资源，下变频后传输速率相邻的待检测信号采用一个低通滤波器，由该低通滤波器 对相邻带宽的基带信号进行滤波。
[0045] 具体地，在本实施例中，设定可检测的符号速率有M*N种，则低通滤波器的个数为 M*N，当硬件资源有限时，每Μ种相邻的检测速率所需的低通滤波器可用一个实现，则低通滤 波器的个数为Ν。为了保证滤波器的性能，共用检测的数量不宜多。通过抽取保证每个通道 输出的数据采样率为该通道能检测到的速率的Κ倍(本发明中Κ值取下变频采样率与传输的 最大可能码速率的比值，故检测更低码速率的通道可通过抽取实现输出数据均为检测码速 率Κ倍的符号采样率），即后续的速率检测和解调信号处理均在Κ倍的符号采样率下完成。由 图1可以看出在Μ = 2的情况下，每2种相邻传输速率的待检测信号共用一个低通滤波器，共 可以