检测的速率有2*Ν种，通道数为Ν，每个通道有2路I、Q数据待检测。
[0046] 如图3所示，速率检测模块20包括带通滤波器21、低通滤波器22、第一幅度估算单 元23、第二幅度估算单元24、第一功率计算单元25、第二功率计算单元26及对比判决单元 27;
[0047] 基带信号的I路数据信号及Q路数据信号分别输入带通滤波器21及低通滤波器22， 带通滤波器21滤波后的信号经过第一幅度估算单元23进行幅度计算再由所述第一功率计 算单元25求得第一功率值，低通滤波器22滤波后的信号经过所述第二幅度估算单元24进行 幅度计算再由第二功率计算单元26求得第二功率值，第一功率值与所述第二功率值输入判 决单元27进行对比判决；
[0048] 若第一功率值大于第二功率值，则认为输入的基带信号的速率是当前检测通道的 码速率，此时判决单元27输出为1，否则判决单元27输出为0。
[0049] 如图4所示，载波锁相环路30包括一可变带宽环路滤波器，可变带宽环路滤波器随 环路的更新时间的累加逐渐缩短环路噪声带宽，使得所述载波锁相环路快速得到精确的基 带信号。
[0050] 载波锁相环路整体结构参见图4,其中，设抑制载波双边带信号为:S(t)=m(t)c〇S ω ct，则
[0053] 经低通滤波器后，
[0054]
[0055]
[0056] 该信号包含了载波与压控振荡器输出信号的相位差，故经环路滤波器即可转换为 压控振荡器的控制电压，以产生载波同频的振荡信号。
[0057]根据解调信噪比设定由大到小的多档环路噪声带宽Wn，由上式可知确定了Wn即可 获得相应环路滤波器系数Ga、Gb，则随着锁相环路更新时间的增加，选取不同的环路滤波器 系数，即可实现逐渐缩短环路噪声带宽的锁相环路。
[0058]锁定检测模块40对上述精确的基带信号中的I支路信号、Q支路信号进行积分处理 后得到I支路积分值及Q支路积分值，当I支路积分值大于Q支路积分值且I支路积分值大于 预定的锁定门限时，则输出锁定指示信号。
[0059] 具体地，本发明中，当环路锁定时，下变频输出复基带信号的I支路只包含直流分 量，而Q支路包含遥控信号或者伪码信号，环路锁定检测的原理是当捕获以后，鉴相器的误 差的均值趋于零，而I路载波能量为最大。因此，可用I、Q支路的积分输出进行环路检测锁定 判决。其中积分时常数与信噪比有关，可用随机过程分析或实际调试时通过估计加修正得 到。
[0060] 本发明中的锁定检测方法中，设锁定门限为0th(0th〈15°)。
[0061] 设锁定检测周期为N倍的更新环路周期(预估为最长环路锁定时间的2倍），前一半 周期为环路锁定时间，在后一半周期开始对I支路和Q支路信号进行积分累加得到3(^_1和 acc_Q，在周期末对累加值进行判决，若acc_I/tan0th>acc_Q，并且acc_I大于锁定门限，锁定 门限为无信号送入时的噪声功率值，则判定为锁定。
[0062] 如图5所示，位同步环模块60具体为一码元同步环路，该码元同步环路包括 Gardner鉴相器61及时钟调整模块62,解调数据通过解调数据模块63输入Gardner鉴相器61 后再输入时钟调整模块62,时钟调整模块62输出信号再与解调数据同时输入Gardner鉴相 器61进行同步判决并输出同步信号。
[0063] 如图6所示，系统中用于滤波的滤波器均为高阶滤波器，该高阶滤波器用于通过并 行查找表相加的方法实现的，并通过将多组查找表结果相加进行窄带高阶滤波。为了实现 滤波器的低延迟，且尽可能的节约资源，本发明先跟据滤波器的带宽和抑制度设定合理的 阶数，然后采用了并行查找表相加法(结构如图6A)，在ROM中，可以把输入的数据作为地址 信号查找输入数据与滤波系数的乘加值，直接通过ROM输出滤波后的计算结果，其功能等同 于6B，该结构尽可能的节省了滤波器的资源占用。
[0064] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 本领域的技术人员在本发明揭露的技术范围内，对本发明所做的变形或替换，都应涵盖在 本发明的保护范围之内。因此，本发明的保护范围应以所述的权利要求的保护范围为准。
【主权项】
1. 一种低信噪比下自适应数字解调系统，其特征在于，包括： 数字下变频模块，用于接收待解调信号，并将待解调信号进行降低采样率处理并得到 传输的基带信号； 速率检测模块，用于自适应检测数字下变频模块得到的基带信号的传输速率； 载波锁相环路，用于根据数字下变频模块得到的基带信号以及速率检测模块得到的传 输速率进行固定速率的载波恢复，得到精确的基带信号； 锁定检测模块，用于对所述精确的基带信号中的I支路信号、Q支路信号进行积分处理 并根据积分结果判断是否对所述精确的基带信号进行锁定，并输出锁定指示信号； 匹配滤波模块，当接收到所述锁定信号后，用于将解调的基带信号取平均，取平均后的 信号输入位同步环模块进行同步处理，得到同步信号； 数据判决模块，用于对所述同步信号进行判决并输出解调后的比特序列。2. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，还包括时钟模 块，所述时钟模块用于为所述数字下变频模块、速率检测模块及位同步环模块提供标准时 钟信号。3. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，所述数字下变 频模块包括CIC抽取单元、带通滤波器、乘法器、低通滤波器，接收的待解调信号通过所述 CIC抽取单元降低采样率，降低采样率的接收信号通过所述乘法器与本振信号产生的载波 相乘，相乘后的信号分别通过若干个低通滤波器进行滤波并输出若干组待检测速率的基带 信号。4. 根据权利要求3所述的低信噪比下自适应数字解调系统，其特征在于，所述低通滤波 器的数量等于基带信号的传输速率的种数，每个所述低通滤波器的带宽为与之对应的基带 信号的带宽。5. 根据权利要求3所述的低信噪比下自适应数字解调系统，其特征在于，当发端发送的 速率种数较多时，具有相邻传输速率的基带信号的带宽对应采用一个低通滤波器，由该低 通滤波器对相邻带宽的基带信号其进行滤波。6. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，所述速率检测 模块包括带通滤波器、低通滤波器、第一幅度估算单元、第二幅度估算单元、第一功率计算 单元、第二功率计算单元及对比判决单元； 基带信号分别输入所述带通滤波器及低通滤波器，所述带通滤波器滤波后的信号经过 所述第一幅度估算单元进行幅度计算再由所述第一功率计算单元求得第一功率值，所述低 通滤波器滤波后的信号经过所述第二幅度估算单元进行幅度计算再由所述第二功率计算 单元求得第二功率值，所述第一功率值与所述第二功率值输入所述判决单元进行对比判 决； 若所述第一功率值大于所述第二功率值，则输入的基带信号的速率作为当前检测通道 的码速率，此时所述判决单元输出为1，否则所述判决单元输出为0。7. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，所述载波锁相 环路包括一可变带宽环路滤波器，所述可变带宽环路滤波器随环路的更新时间的累加逐渐 缩短环路噪声带宽，使得所述载波锁相环路快速得到精确的基带信号。8. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，所述锁定检测 模块对所述精确的基带信号中的I支路信号、Q支路信号进行积分处理后得到I支路积分值 及Q支路积分值，当I支路积分值大于Q支路积分值且I支路积分值大于预定的锁定门限时， 则输出锁定指示信号。9. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，所述位同步环 模块具体为一码元同步环路，所述码元同步环路包括Gardner鉴相器及时钟调整模块，解调 数据输入所述Gardner鉴相器后再输入所述时钟调整模块，时钟调整模块输出信号再与解 调数据同时输入所述Gardner鉴相器进行同步判决并输出同步信号。10. 根据权利要求1所述的低信噪比下自适应数字解调系统，其特征在于，系统中用于 滤波的滤波器均为高阶滤波器，所述高阶滤波器是通过并行查找表实现的，并通过将多组 查找表结果相加实现窄带高阶滤波。
【专利摘要】本发明提供了一种低信噪比下自适应数字解调系统，包括：数字下变频模块，速率检测模块，载波锁相环路，锁定检测模块，匹配滤波模块，位同步环模块及数据判决模块，其在低信噪比和高动态共存的不利条件下，实现了快速、低误码率和低损耗的解调系统，而且采用了较低复杂度的同时节省了大量的硬件的存储空间，发明在多速率模式下，能够快速自适应的检测速率并进行载波恢复，载波锁相环路采用了渐变的环路带宽，随着环路更新时间的增加逐渐缩短环路带宽，提高了环路的锁定速度和环路稳定性，最后配合Gardener定时同步方法，完成低信噪比高动态下的解调系统。
【IPC分类】H04L27/227
【公开号】CN105516041
【申请号】CN201510854861
【发明人】李惠媛, 向前, 王思超, 刘晗超, 谢晔, 张喆
【申请人】上海航天测控通信研究所
【公开日】2016年4月20日
【申请日】2015年11月30日