实施具有改良模数转换器线性的相关多采样的方法及系统的制作方法
【技术领域】
[0001] 本发明的实例大体上设及图像传感器。更特定来说，本发明的实例设及用于从图 像传感器像素单元读出图像数据的方法及系统，所述方法及系统包含执行模/数转换。本 发明的实例包含用于实施具有改进的模/数转换器线性的相关多采样的方法及系统。
【背景技术】
[0002] 高速图像传感器已广泛使用于包含汽车领域、机器视觉领域及专业视频拍摄领域 的不同领域中的许多应用中。消费者市场对具有减小滚动快口效果的高速慢动作视频及标 准高清晰度（皿）视频的持续需求进一步驱动了高速图像传感器的发展。
[0003] 在常规互补金属氧化物半导体（"CMOS")像素单元中，图像电荷从光敏装置（举 例来说，光电二极管）转移且被转换到浮动扩散节点上的像素单元内的电压信号。可从所 述像素单元读出所述图像电荷到读出电路中且接着处理。在常规CMOS图像传感器中，读出 电路包含模/数转换器（ADC)。ADC由于每一 ADC的特定架构而固有地经受非线性误差。包 含积分非线性（I化）及微分非线性值化）的非线性误差引起ADC的输出脱离理想输出。例 如，所述理想输出可为输入的线性函数。
[0004] 由于运些非线性误差对ADC来说为固有的，所W通过校准不可能移除运些误差的 影响。图像传感器上的非线性误差的负面影响包含减小可由读出电路的ADC处理的图像电 荷（举例来说，输入信号）的动态范围化及减小ADC的有效分辨率。
【发明内容】
[0005] 一方面，本发明提供一种在图像传感器中实施具有改进的模/数转换器（ADC)线 性的相关多采样（CM巧的方法。所述方法包括：由读出电路从彩色像素阵列中的第一行获 取图像数据；由包含于所述读出电路中的ADC电路产生用作所述第一行的多个ADC基座的 多个不相关随机数，所述ADC基座包含第一 ADC基座及第二ADC基座；由包含于所述ADC 电路中的逐次逼近寄存器（SAR)存储所述第一 ADC基座；由所述ADC电路相对于存储于所 述SAR中的所述第一 ADC基座从所述第一行对所述图像数据采样W获得第一经采样输入数 据；W及由所述ADC电路将所述第一经采样输入数据从模拟转换到数字W获得第一 ADC输 出值；一旦获得所述第一 ADC输出值，由所述SAR存储所述第二ADC基座，由所述ADC电路 相对于存储于所述SAR中的所述第二ADC基座从所述第一行对所述图像数据采样W获得第 二经采样输入数据，W及由所述ADC电路将所述第二经采样输入数据从模拟转换到数字W 获得第二ADC输出值。
[0006] 另一方面，本发明提供一种在图像传感器中实施具有改进的模/数转换器（ADC) 线性的相关多采样（CM巧的方法。所述方法包括：由ADC电路产生用作多个ADC基座的多 个不相关随机数W用于从第一行采样；在图像数据的每一采样之前由包含于所述ADC电路 中的逐次逼近寄存器（SAR)存储所述ADC基座中的不同一者；由包含于读出电路中的ADC 电路相对于存储于所述SAR中的所述多个ADC基座多次从第一行对图像数据采样W获得多 个经采样输入数据；W及由所述ADC电路将所述多个经采样输入数据中的每一者从模拟转 换到数字，其中由所述ADC电路转换包含使用所述SAR执行二分捜索。
[0007] 又一方面，本发明提供一种成像系统。所述成像系统包括：彩色像素阵列，其用于 获取图像数据，所述像素阵列包含多个行及列；读出电路，其禪合到所述彩色像素阵列W从 所述彩色像素阵列中的第一行获取图像数据，其中所述读出电路包含模/数转换（ADC)电 路W :产生用作多个ADC基座的多个不相关随机数W用于从所述第一行采样；在所述图像 数据的每一采样之前将所述ADC基座中的不同一者存储在包含于所述ADC电路中的逐次逼 近寄存器（SAR)中；相对于存储于所述SAR中的所述多个ADC基座多次从所述第一行对所 述图像数据采样W获得多个经采样输入数据，其中在包含于所述ADC电路中的数/模值AC) 电路上对所述图像数据采样，W及将所述多个经采样输入数据中的每一者从模拟转换到数 字，其中由所述ADC电路转换包含使用所述SAR及所述DAC电路执行二分捜索。
【附图说明】
[0008] 在附图的各图中通过实例的方式而不是通过限制方式说明本发明的实施例，图中 相同参考贯穿各图指示相似元件，除非另外说明。应注意，在本发明中对本发明的"一"或 "一个"实施例的参考并不一定为相同实施例，且其意味着至少一者。在图中：
[0009] 图1为说明根据本发明的一个实施例包含实施具有改进的ADC线性的相关多采样 的读出电路的实例成像系统的框图。
[0010] 图2为说明根据本发明的一个实施例图1中的读出电路的细节的框图。 W11] 图3为说明根据本发明的一个实施例图2中的ADC电路的细节的框图。
[0012] 图4说明根据本发明的一个实施例的图2及3中的ADC电路中的输入及输出信号 的时序图。
[0013] 图5为说明根据本发明的一个实施例实施具有改进的模/数转换器线性的相关多 采样的方法的流程图。
[0014] 对应的参考符号贯穿诸图中若干视图指示对应组件。熟练的技术人员将了解，为 了简单且清楚的目的说明图中的元件，且并不一定按比例绘制元件。举例来说，图中一些元 件的尺寸可相对于其它元件而被夸示W帮助改进对本发明的各种实施例的理解。并且，为 了促进对本发明的运些多种实施例的更少阻碍理解，通常不描绘在商业可行的实施例中有 用或必要的常见但好理解的元件。
【具体实施方式】
[0015] 在W下描述中，陈述众多特定细节W便提供对本发明的详尽理解。然而，可无需使 用运些特定细节实践本发明的实施例。在其它情况中，未展示众所周知的电路、结构或技术 W避免使此描述的理解模糊。
[0016] 贯穿此说明书对"一个实施例"或"一实施例"的参考意味着与实施例相结合而描 述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，贯穿此说明书在多个 地方出现短语"在一个实施例中"或"在一实施例中"并不一定都指代相同的实施例。此外， 在一或多个实施例中特定的特征、结构或特性可W任何合适的方式组合。特定特征、结构或 特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述的功能性的其它合适组件 中。
[0017] 根据本发明的教示的实例描述实施相关多采样（CM巧同时减小包含于读出电路 中的ADC电路的非线性误差的图像传感器读出电路。在一个实例中，通过在行时间内除了 对ADC基座随机化外还过采样（CM巧来减小所述ADC电路的非线性误差。根据本发明的教 示，所述图像传感器读出电路可计算及利用多个样本的误差的平均值从而减小所述ADC电 路的非线性误差。
[0018] 图1为说明根据本发明的一个实施例包含实施具有改进的ADC线性的相关多采样 的读出电路110的实例成像系统100的框图。成像系统100可为互补金属氧化物半导体 ("CMOS")图像传感器。如所描绘的实例中展示，成像系统100包含禪合到控制电路120 及读出电路110的像素阵列105,读出电路110禪合到功能逻辑115及逻辑控制108。
[0019] 所说明的像素阵列105的实施例为成像传感器或像素单元（举例来说，像素单元 PUP2……化）的二维（"2D")阵列。在一个实例中，每一像素单元为CMOS成像像素。如 说明，每一像素单元被布置到行（举例来说，行Rl到Ry)及列（举例来说，列Cl到Cx)中 W获取人、位置或物体等等的图像数据，接着可使用所述图像数据来擅染人、位置或物体等 等的图像。
[0020] 在一个实例中，在每一像素单元已获取其图像数据或图像电荷之后，由读出电路 110经由列位线109读出所述图像数据且接着将其传递到功能逻辑115。在一个实施例中， 逻辑电路108可控制读出电路110且将图像数据输出到功能逻辑115。在各种实例中，读出 电路110可包含放大电路（未说明）、模/数转换（ADC)电路220或其它。功能逻辑115可 简单地存储所述图像数据或甚至通过应用后图像效果（举例来说，剪裁、旋转、消除红眼、 调整亮度、调整对比度或其它）操纵所述图像数据。在一个实例中，读出电路110可沿着读 出列线一次读出一行图像数据（已说明），或可使用例如串行读出或同时全并行读出所有