线的延迟元件的输出状态可以被锁存在锁存电路中。在604处，方法600可以在锁存电路的输出端处提供对第一边缘和第二边缘之间的延迟间隔的指示。在某些示例中，延迟间隔可以是对在TDC的多路复用器处接收第一边缘和在TDC的锁存器处接收第二边缘之间的时间差的测量。
[0039]示例和附加说明
[0040]在示例I中，一种时间数字转换器(TDC)可以包括延迟线、选择电路、和锁存电路。延迟线可以包括第一多个延迟元件，该第一多个延迟元件被配置为顺序传送第一信号的第一边缘通过第一多个延迟元件。选择电路可以被配置为接收第一信号，接收预测信息，并且基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端。锁存电路可以被配置为接收第二信号，在接收到第二信号的第二边缘时锁存延迟线的多个输出，其中锁存电路的输出提供对第一边缘和第二边缘之间的延迟的指示。
[0041 ] 在示例2中，示例I的多个延迟元件可选地包括粗延迟元件和第一细延迟元件，其中，粗延迟元件具有粗延迟间隔并且第一细延迟元件具有细延迟间隔，并且其中，粗延迟间隔的持续时间是细延迟间隔的持续时间的至少两倍。
[0042]在示例3中，示例1-2中任意一项或多项的第一细延迟元件的输入端可选地被配置为:与粗延迟元件的输出端耦合。
[0043]在示例4中，示例1-3中任意一项或多项的粗延迟元件的输入端可选地被配置为:接收第一边缘。
[0044]在示例5中，示例1-4中任意一项或多项的TDC可选地包括:第二细延迟元件，该第二细延迟元件被配置为接收第一细延迟元件的输出，并且示例1-4中任意一项或多项的粗延迟元件的输入端可选地被耦合到第二细延迟元件的输出端。
[0045]在示例6中，示例1-5中任意一项或多项的锁存电路的输出端可选地被配置为:在第二边缘在锁存器处被接收时，提供第一多个延迟元件中的第二多个延迟元件中的每个延迟元件的输出状态的表示。
[0046]在示例7中，示例1-6中任意一项或多项的锁存电路可选地包括多个锁存器，其中，每个锁存器被耦合到第一多个延迟元件中的一个延迟元件的输出端，并且其中，锁存电路的输出包括多个锁存器中的每个锁存器的输出。
[0047]在示例8中，示例1-7中任意一项或多项的锁存电路可选地包括高分辨率锁存器，该高分辨率锁存器包括多个子锁存电路，高分辨率锁存器被配置为接收多个延迟元件中的单个延迟元件的输出并且提供多个高分辨率输出，其中多个子锁存电路中的每个子锁存电路包括不同的锁存延迟。
[0048]在示例9中，示例1-8中任意一项或多项的TDC可选地包括循环路径，该循环路径被配置为向延迟线的上游延迟元件提供延迟线的下游延迟元件的输出信号。
[0049]在示例10中，示例1-9中任意一项或多项的循环路径可选地包括缓存，该缓存具有被耦合到下游延迟元件的输出端的缓存输入端、和被耦合到上游延迟元件的输入端的缓存输出端。
[0050]在示例11中，示例1-10中任意一项或多项的缓存可选地包括反相器。
[0051]在示例12中，一种提供时间间隔的数字表示的方法可以包括:基于在多路复用器处所接收的预测信息来将第一信号多路复用到延迟线的多个顺序相连的延迟元件中的延迟元件的输入端，按顺序方式传送第一信号的第一边缘通过多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件，当在锁存电路处接收到第二信号的第二边缘时将多个顺序相连的延迟元件的多个输出状态锁存在锁存电路处，并且使用锁存电路的输出提供对第一边缘和第二边缘之间的延迟的指示。
[0052]在不例13中，不例1-12中任意一项或多项的按顺序方式传送第一信号的第一边缘通过多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件可选地包括:顺序传送第一边缘通过具有粗延迟间隔的粗延迟元件和通过具有细延迟间隔的细延迟元件，并且示例1-12中任意一项或多项的粗延迟间隔的持续时间是细延迟间隔的持续时间的至少两倍。
[0053]在示例14中，示例1-13中任意一项或多项的顺序传送第一边缘通过具有粗延迟间隔的粗延迟元件和通过具有细延迟间隔的细延迟元件可选地包括:传送第一边缘通过粗延迟元件以提供第一边缘的第一延迟表示，并且传送第一边缘的第一延迟表示通过细延迟元件。
[0054]在示例15中，示例1-14中任意一项或多项的方法可选地包括:在位于延迟线的末端处的第二细延迟元件处接收第一边缘的第二延迟表示，传送第一边缘的第二延迟表示通过第二细延迟元件以提供第一边缘的第一循环延迟表示，并且在多个延迟元件中的第一粗延迟元件处接收第一边缘的第一循环延迟表示，第一粗延迟元件位于延迟线的近端。
[0055]在示例16中，示例1-16中任意一项或多项的锁存可选地包括:锁存锁存电路的多个锁存器的输出，其中，每个锁存器被耦合到第一多个延迟元件中的一个延迟元件的输出端。
[0056]在示例17中，示例1-16中任意一项或多项的锁存可选地包括:锁存高分辨率锁存器的多个输出，高分辨率锁存器被耦合到第一多个延迟元件中的第二延迟元件的输出端。
[0057]在不例18中，不例1-17中任意一项或多项的按顺序方式传送第一信号的第一边缘通过多个顺序相连的延迟元件中的剩余的多个顺序相连的延迟元件可选地包括:将第一边缘循环到多个顺序相连的延迟元件中的上游延迟元件。
[0058]在示例19中，示例1-2中任意一项或多项的方法可选地包括:在第一边缘的循环之前，缓存多个顺序相连的延迟元件中的下游延迟元件的输出。
[0059]在示例20中，示例1-19中任意一项或多项的缓存下游延迟元件的输出可选地包括:将下游延迟元件的输出反转。
[0060]在示例21中，诸如发送器、接收器、或其组合之类的通信设备可以包括:参考生成器，该参考生成器被配置为提供参考频率和相位信息;数字时间转换器(DTC)，该DTC被配置为接收参考频率和相位信息，从基带处理器接收相位调制信息，并且提供相位调制信号；以及时间数字转换器(TDC)，该TDC被配置为提供针对参考生成器或DTC的补偿信息。TDC可以包括:延迟线，该延迟线包括第一多个延迟元件，该第一多个延迟元件被配置为顺序传送第一信号的第一边缘通过第一多个延迟元件;选择电路，该选择电路被配置为接收第一信号，接收预测信息，以及基于预测信息来将第一信号路由到多个延迟元件中的一个延迟元件的输入端；以及锁存电路，该锁存电路被配置为接收第二信号，在接收到第二信号的第二边缘时锁存延迟线的多个输出，其中锁存电路的输出提供对第一边缘和第二边缘之间的延迟的指示。
[0061]在示例22中，示例1-21中任意一项或多项的通信设备可选地包括放大器，该放大器被配置为接收相位调制信号和相应的幅度信号，并且提供无线电频率信号。
[0062]在示例23中，示例1-22中任意一项或多项的通信设备可选地包括被耦合到放大器的一个或多个天线。
[0063]在示例24中，示例1-23中任意一项或多项的通信设备可选地包括解调器，该解调器被配置为从天线接收无线电频率信号并且提供数据信号，该数据信号表示使用经过滤的相位信号从无线电信号中解调出的数据。
[0064]在示例25中，示例1-24中任意一项或多项的通信设备可选地被配置用于传输OFDMA信号，并且其中发送器被配置为作为用户设备(UE)的一部分进行操作。
[0065]示例26可以包括或可以可选地与示例I到25中任意一项或多项的任意部分或任意部分的组合相结合，以包括可以包括用于执行示例I到25中的功能的任意一项或多项的装置、或包括指令的机器可读介质的主题，当指令被机器执行时，使得机器执行示例I到25中的功能的任意一项或多项。
[0066]以上的详细描述包括对形成详细描述的一部分的附图的参考。附图通过图示示出了可以实施本主题的具体实施例。这些实施例在这里也被称为“示例”。本文档中引用的所有公开文献、专利、以及专利文献通过引用被全部结合于此，如同通过引用被分别结合一样。在该文献与引用的其他文献之间存在不一致时，所结合的参考文献中的使用应该被视为对本文献的使用的补充;对不可调和的不一致，以本文献中的使用为准。
[0067]在本文献中，术语“一”或者“一个”被使用，如同在专利文献中通用的一样包括一个或者一个以上，并且独立于“至少一个”或者“一个或多个”的任何其它用例或使用。在本文档中，术语“或者”被用来指代非排他性的或，从而使得在没有相反指示的情况下“A或B”包括“A而不是B”、“B而不是A”、以及“A和B”。在所附权利要求中